JPH0143396B2 - - Google Patents
Info
- Publication number
- JPH0143396B2 JPH0143396B2 JP60268534A JP26853485A JPH0143396B2 JP H0143396 B2 JPH0143396 B2 JP H0143396B2 JP 60268534 A JP60268534 A JP 60268534A JP 26853485 A JP26853485 A JP 26853485A JP H0143396 B2 JPH0143396 B2 JP H0143396B2
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- control means
- magnetic bubble
- power
- cassette
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
〔発明の概要〕
本発明は磁気バブルメモリカセツトの保護回路
に関するもので、複数の磁気バブルメモリカセツ
トを１つの制御手段でコントロールする場合、上
記制御手段と各磁気バブルメモリカセツトにそれ
ぞれ駆動電源を具備しているものでは、制御手段
側の電源を切断したときに磁気バブルメモリカセ
ツトの電源が投入されていると制御手段からの制
御信号が基準のレベル値に達していない等の誤動
作により磁気バブルメモリカセツトのデバイスが
誤動作しデータや回路が破壊される。この為に、
磁気バブルメモリカセツト内に制御手段内の電源
状態を検出し得る制御手段電源状態検出手段を設
け、該検出手段出力に基き制御手段からの制御信
号を磁気バブルメモリ等に加えないようにした磁
気バブルメモリカセツト装置を提供するものであ
る。
に関するもので、複数の磁気バブルメモリカセツ
トを１つの制御手段でコントロールする場合、上
記制御手段と各磁気バブルメモリカセツトにそれ
ぞれ駆動電源を具備しているものでは、制御手段
側の電源を切断したときに磁気バブルメモリカセ
ツトの電源が投入されていると制御手段からの制
御信号が基準のレベル値に達していない等の誤動
作により磁気バブルメモリカセツトのデバイスが
誤動作しデータや回路が破壊される。この為に、
磁気バブルメモリカセツト内に制御手段内の電源
状態を検出し得る制御手段電源状態検出手段を設
け、該検出手段出力に基き制御手段からの制御信
号を磁気バブルメモリ等に加えないようにした磁
気バブルメモリカセツト装置を提供するものであ
る。
本発明は磁気バブルメモリカセツト装置に係
り、特に制御手段の電源投入或は切断状態を検出
し得る検知手段を磁気バブルメモリカセツト内に
有する磁気バブルメモリカセツト装置に関する。
り、特に制御手段の電源投入或は切断状態を検出
し得る検知手段を磁気バブルメモリカセツト内に
有する磁気バブルメモリカセツト装置に関する。
一般に磁気バブルメモリはバブルメモリデバイ
スをプリント基板上に駆動回路と共に一体化した
バブルメモリカード或は制御手段を含むホルダに
バブルメモリカセツトを着脱自在としたバブルカ
セツトシステム等が知られている。このようなバ
ブルカセツトシステムの従来構成の一実施例を第
３図について詳記する。第３図で１はホストコン
ピユータ等で制御される制御手段でバブルメモリ
コントローラ１ａと制御部電源１ｂを含んでい
る。２ａ，２ｂ……２ｎは複数の磁気バブルメモ
リカセツトでバブルメモリデバイス２a2，２b2…
…２n2を駆動出来る電源２a1，２b1……２n1を有
し、制御手段１からの駆動信号、デバイス選択信
号がライン３を通じて与えられる。即ち制御手段
を有するホルダに磁気バブルメモリカセツトを装
着したときに磁気バブルメモリカセツトにデバイ
ス選択信号等の制御信号が与えられる。
スをプリント基板上に駆動回路と共に一体化した
バブルメモリカード或は制御手段を含むホルダに
バブルメモリカセツトを着脱自在としたバブルカ
セツトシステム等が知られている。このようなバ
ブルカセツトシステムの従来構成の一実施例を第
３図について詳記する。第３図で１はホストコン
ピユータ等で制御される制御手段でバブルメモリ
コントローラ１ａと制御部電源１ｂを含んでい
る。２ａ，２ｂ……２ｎは複数の磁気バブルメモ
リカセツトでバブルメモリデバイス２a2，２b2…
…２n2を駆動出来る電源２a1，２b1……２n1を有
し、制御手段１からの駆動信号、デバイス選択信
号がライン３を通じて与えられる。即ち制御手段
を有するホルダに磁気バブルメモリカセツトを装
着したときに磁気バブルメモリカセツトにデバイ
ス選択信号等の制御信号が与えられる。
上記したバブルメモリカセツトシステムに於い
ては制御手段１側の制御部電源１ｂと磁気バブル
メモリカセツト２ａ，２ｂ……２ｎ側の各電源２
a1，２b1……２n1が同時に電源“断”の状態にな
つていれば問題は生じないが、例えば制御手段１
側の制御部電源１ｂが先に切断された状態で磁気
バブルメモリカセツト装置２ａ，２ｂ……２ｎ側
の電源２a1，２b1……２n1が動作状態にあると、
磁気バブルメモリカセツト装置側ではバブルメモ
リデバイス２a2，２b2……２n2を駆動し得る状態
にあるにもかかわらず制御手段１側から規格外の
電源電圧で動作された制御信号即ち、駆動信号や
バブルメモリ選択信号が与えられるために磁気バ
ブルメモリカセツト２ａ，２ｂ……２ｎ側のバブ
ルメモリデバイス等が誤動作を起し、メモリ内の
データやIC内素子を破壊する欠点があつた。
ては制御手段１側の制御部電源１ｂと磁気バブル
メモリカセツト２ａ，２ｂ……２ｎ側の各電源２
a1，２b1……２n1が同時に電源“断”の状態にな
つていれば問題は生じないが、例えば制御手段１
側の制御部電源１ｂが先に切断された状態で磁気
バブルメモリカセツト装置２ａ，２ｂ……２ｎ側
の電源２a1，２b1……２n1が動作状態にあると、
磁気バブルメモリカセツト装置側ではバブルメモ
リデバイス２a2，２b2……２n2を駆動し得る状態
にあるにもかかわらず制御手段１側から規格外の
電源電圧で動作された制御信号即ち、駆動信号や
バブルメモリ選択信号が与えられるために磁気バ
ブルメモリカセツト２ａ，２ｂ……２ｎ側のバブ
ルメモリデバイス等が誤動作を起し、メモリ内の
データやIC内素子を破壊する欠点があつた。
本発明は上記欠点に鑑みなされたものであり、
その目的とするところは制御手段と磁気バブルメ
モリカセツト間の信号ラインを用いて制御手段の
電源切断状態を検知する検知手段を磁気バブルメ
モリカセツト内に設けてメモリデータ等の破壊を
防止する保護回路を得るもので、その手段は磁気
バブルメモリデバイスと、該磁気バブルメモリデ
バイスを選択するデコード手段と、該磁気バブル
メモリデバイスを作動させる電源手段とを有する
磁気バブルメモリカセツトと、該磁気バブルメモ
リカセツトを駆動、制御するバブルメモリコント
ローラと、該バブルメモリコントローラを作動さ
せる電源手段とを有する制御手段とを具備し、上
記磁気バブルカセツト制御手段内にはそれぞれ電
源手段の断状態を検出する電源断検出手段を有
し、上記磁気バブルメモリカセツト内には上記制
御手段内の電源断検出手段に基き制御手段の電源
状態を検出する制御手段電源状態検出手段を設け
て、上記制御手段の電源切断或は投入時に上記デ
コード手段へのデバイス選択信号を遮断するよう
にしてなることを特徴とする磁気バブルメモリカ
セツト装置によつて達成される。
その目的とするところは制御手段と磁気バブルメ
モリカセツト間の信号ラインを用いて制御手段の
電源切断状態を検知する検知手段を磁気バブルメ
モリカセツト内に設けてメモリデータ等の破壊を
防止する保護回路を得るもので、その手段は磁気
バブルメモリデバイスと、該磁気バブルメモリデ
バイスを選択するデコード手段と、該磁気バブル
メモリデバイスを作動させる電源手段とを有する
磁気バブルメモリカセツトと、該磁気バブルメモ
リカセツトを駆動、制御するバブルメモリコント
ローラと、該バブルメモリコントローラを作動さ
せる電源手段とを有する制御手段とを具備し、上
記磁気バブルカセツト制御手段内にはそれぞれ電
源手段の断状態を検出する電源断検出手段を有
し、上記磁気バブルメモリカセツト内には上記制
御手段内の電源断検出手段に基き制御手段の電源
状態を検出する制御手段電源状態検出手段を設け
て、上記制御手段の電源切断或は投入時に上記デ
コード手段へのデバイス選択信号を遮断するよう
にしてなることを特徴とする磁気バブルメモリカ
セツト装置によつて達成される。
本発明の磁気バブルメモリカセツト装置は制御
手段側の電源の電圧を遮断或は投入した状態を磁
気バブルメモリカセツト装置側に設けた検出手段
で検知して、制御手段からバブルメモリカセツト
に与えられる制御信号はデイスエープル状態とす
ることでバブルメモリデバイスの誤動作を防止す
るようにしたものである。
手段側の電源の電圧を遮断或は投入した状態を磁
気バブルメモリカセツト装置側に設けた検出手段
で検知して、制御手段からバブルメモリカセツト
に与えられる制御信号はデイスエープル状態とす
ることでバブルメモリデバイスの誤動作を防止す
るようにしたものである。
以下、本発明の一実施例を第１図及び第２図に
ついて詳記する。第１図は本発明の磁気バブルメ
モリカセツトシステム回路図、第２図は第１図に
示す制御手段電源状態検出回路図である。第１図
に於いて制御手段１はホストコンピユータ等で制
御され、バブルメモリコントローラ１ａ並に図示
しないが第３図と同様に制御部電源を有してい
る。更に制御部電源の電源断を検出する電源断検
出回路１ｃを有し、該電源断検出回路出力はトラ
ンジスタTr1のベースに与えられ、該トランジス
タのエミツタは接地されると共にコレクタは電圧
源VMの抵抗R1、バブルメモリコントローラ１ａ、
電源断信号３ｂを伝達するライン３に接続されて
いる。該バブルメモリコントローラ１ａからは駆
動信号３ｃ、デバイス選択信号３ｂが複数の磁気
バブルメモリカセツト２ａ……２ｎに加えられて
いる。
ついて詳記する。第１図は本発明の磁気バブルメ
モリカセツトシステム回路図、第２図は第１図に
示す制御手段電源状態検出回路図である。第１図
に於いて制御手段１はホストコンピユータ等で制
御され、バブルメモリコントローラ１ａ並に図示
しないが第３図と同様に制御部電源を有してい
る。更に制御部電源の電源断を検出する電源断検
出回路１ｃを有し、該電源断検出回路出力はトラ
ンジスタTr1のベースに与えられ、該トランジス
タのエミツタは接地されると共にコレクタは電圧
源VMの抵抗R1、バブルメモリコントローラ１ａ、
電源断信号３ｂを伝達するライン３に接続されて
いる。該バブルメモリコントローラ１ａからは駆
動信号３ｃ、デバイス選択信号３ｂが複数の磁気
バブルメモリカセツト２ａ……２ｎに加えられて
いる。
複数の磁気バブルメモリカセツト２ａ……２ｎ
内にはそれぞれ複数のバブルメモリデバイス４
ａ，４ｂ……４ｎとこれら複数のバブルメモリデ
バイスを駆動するリニア回路５ａ，５ｂ……５ｎ
と、上記した制御手段からのデバイス選択信号３
ａを受け入れるデコード回路６を有し、該デコー
ド回路の出力は上記リニア回路５ａ，５ｂ……５
ｎに与えられる。
内にはそれぞれ複数のバブルメモリデバイス４
ａ，４ｂ……４ｎとこれら複数のバブルメモリデ
バイスを駆動するリニア回路５ａ，５ｂ……５ｎ
と、上記した制御手段からのデバイス選択信号３
ａを受け入れるデコード回路６を有し、該デコー
ド回路の出力は上記リニア回路５ａ，５ｂ……５
ｎに与えられる。
一方、制御手段１からの駆動信号３ｃは同じく
リニア回路５ａ，５ｂ……５ｎに加えられる。本
発明の各磁気バブルメモリカセツト２ａ……２ｎ
には第３図で示したと同様の図示しない各バブル
メモリメモリデバイス４ａ，４ｂ……４ｎを駆動
する電源を有し、この電源状態、即ち電源断を検
出する電源断検出回路７を有し、この検出出力は
トランジスタTr2のベースに与えられ、エミツタ
は接地され、コレクタは電源断信号３ｂ用ライン
３と本発明の目的を達成するための制御手段電源
状態検出回路８に接続されている。該制御手段電
源状態検出回路８の出力はデコード回路６に与え
られて該デコード回路をデイスエイブル状態にし
てリニア回路を停止させるようになされる。第２
図は上記した制御手段電源状態検出回路を示すも
ので制御手段１の電源断信号３ｂをライン３から
取り出してコンパレータCOMのマイナス入力端
子に加え、該コンパレータCOMのプラス入力端
子には基準電圧が与えられる。抵抗R2、R3は分
圧抵抗、Ｄはツエナダイオードを示し、電圧源
VMは安定化している。コンパレータCOMの出力
はデコード回路６内のバツフアBFに与えられ、
バブルメモリコントローラ１ａに加えられている
制御部電源電圧VMが低下したときはコンパレー
タCOMの出力は“Ｈ”となつてリニア回路５ａ，
５ｂ……５ｎに加えられるバイアス選択信号等の
制御信号はバツフアBFで遮断されリニア回路に
与えられない様になされる。よつて制御手段１か
らの制御信号が電源断等で誤動作してもリニア回
路５ａ，５ｂ……５ｎに加えられないのでバブル
メモリデバイス部での誤動作が防止出来る。
リニア回路５ａ，５ｂ……５ｎに加えられる。本
発明の各磁気バブルメモリカセツト２ａ……２ｎ
には第３図で示したと同様の図示しない各バブル
メモリメモリデバイス４ａ，４ｂ……４ｎを駆動
する電源を有し、この電源状態、即ち電源断を検
出する電源断検出回路７を有し、この検出出力は
トランジスタTr2のベースに与えられ、エミツタ
は接地され、コレクタは電源断信号３ｂ用ライン
３と本発明の目的を達成するための制御手段電源
状態検出回路８に接続されている。該制御手段電
源状態検出回路８の出力はデコード回路６に与え
られて該デコード回路をデイスエイブル状態にし
てリニア回路を停止させるようになされる。第２
図は上記した制御手段電源状態検出回路を示すも
ので制御手段１の電源断信号３ｂをライン３から
取り出してコンパレータCOMのマイナス入力端
子に加え、該コンパレータCOMのプラス入力端
子には基準電圧が与えられる。抵抗R2、R3は分
圧抵抗、Ｄはツエナダイオードを示し、電圧源
VMは安定化している。コンパレータCOMの出力
はデコード回路６内のバツフアBFに与えられ、
バブルメモリコントローラ１ａに加えられている
制御部電源電圧VMが低下したときはコンパレー
タCOMの出力は“Ｈ”となつてリニア回路５ａ，
５ｂ……５ｎに加えられるバイアス選択信号等の
制御信号はバツフアBFで遮断されリニア回路に
与えられない様になされる。よつて制御手段１か
らの制御信号が電源断等で誤動作してもリニア回
路５ａ，５ｂ……５ｎに加えられないのでバブル
メモリデバイス部での誤動作が防止出来る。
本発明の磁気バブルメモリカセツト装置は前述
の如く、磁気バブルメモリカセツト側に制御手段
側の電源電圧状態を監視する制御手段電源状態検
出回路を設けたので制御手段側の電源電圧が低下
しコントローラから出力される誤つた駆動信号、
デバイス選択信号が磁気バブルメモリカセツト側
に与えられてもこれを遮断するのでバブルメモリ
デバイスが誤動作することのない磁気バブルメモ
リカセツト装置が得られる特徴を有する。
の如く、磁気バブルメモリカセツト側に制御手段
側の電源電圧状態を監視する制御手段電源状態検
出回路を設けたので制御手段側の電源電圧が低下
しコントローラから出力される誤つた駆動信号、
デバイス選択信号が磁気バブルメモリカセツト側
に与えられてもこれを遮断するのでバブルメモリ
デバイスが誤動作することのない磁気バブルメモ
リカセツト装置が得られる特徴を有する。
第１図は本発明の磁気バブルメモリカセツトシ
ステム系統図、第２図は第１図の制御手段電源状
態検出回路の具体的回路図、第３図は従来の磁気
バブルメモリカセツトシステムを示す系統図であ
る。 １…制御手段、１ａ…バブルメモリコントロー
ラ、１ｂ…制御部電源、１ｃ…電源 検出回路、
２ａ，２ｂ，……２ｎ…磁気バブルメモリカセツ
ト、２a1，２b1……２n1…電源、２a2，２b2，…
…２n2…バブルメモリデバイス、３…ライン、３
ａ…デバイス選択信号、３ｂ…電源断信号、３ｃ
…駆動信号、４ａ，４ｂ，……４ｎ…バブルメモ
リデバイス、５ａ，５ｂ，……５ｎ…リニア回
路、６…デコード回路、７…電源断検出回路、８
…制御手段電源状態検出回路、COM…コンパレ
ータ、BF…バツフア。
ステム系統図、第２図は第１図の制御手段電源状
態検出回路の具体的回路図、第３図は従来の磁気
バブルメモリカセツトシステムを示す系統図であ
る。 １…制御手段、１ａ…バブルメモリコントロー
ラ、１ｂ…制御部電源、１ｃ…電源 検出回路、
２ａ，２ｂ，……２ｎ…磁気バブルメモリカセツ
ト、２a1，２b1……２n1…電源、２a2，２b2，…
…２n2…バブルメモリデバイス、３…ライン、３
ａ…デバイス選択信号、３ｂ…電源断信号、３ｃ
…駆動信号、４ａ，４ｂ，……４ｎ…バブルメモ
リデバイス、５ａ，５ｂ，……５ｎ…リニア回
路、６…デコード回路、７…電源断検出回路、８
…制御手段電源状態検出回路、COM…コンパレ
ータ、BF…バツフア。
Claims (1)
- 【特許請求の範囲】 １ 磁気バブルメモリデバイスと、 該磁気バブルメモリデバイスを選択するデコー
ド手段と、 該磁気バブルメモリデバイスを作動させる電源
手段とを有する磁気バブルメモリカセツトと、 該磁気バブルメモリカセツトを駆動、制御する
バブルメモリコントローラと、 該バブルメモリコントローラを作動させる電源
手段とを有する制御手段とを具備し、 上記磁気バブルメモリカセツト制御手段内には
それぞれ電源手段の断状態を検出する電源断検出
手段を有し、 上記磁気バブルメモリカセツト内には上記制御
手段内の電源断検出手段出力に基き制御手段の電
源状態を検出する制御手段電源状態検出手段を設
けて、上記制御手段の電源切断或は投入時に上記
デコード手段へのデバイス選択信号を遮断するよ
うにしてなることを特徴とする磁気バブルメモリ
カセツト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268534A JPS62128087A (ja) | 1985-11-29 | 1985-11-29 | 磁気バブルメモリカセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268534A JPS62128087A (ja) | 1985-11-29 | 1985-11-29 | 磁気バブルメモリカセツト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128087A JPS62128087A (ja) | 1987-06-10 |
| JPH0143396B2 true JPH0143396B2 (ja) | 1989-09-20 |
Family
ID=17459850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268534A Granted JPS62128087A (ja) | 1985-11-29 | 1985-11-29 | 磁気バブルメモリカセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128087A (ja) |
-
1985
- 1985-11-29 JP JP60268534A patent/JPS62128087A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62128087A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0143396B2 (ja) | ||
| US4644426A (en) | Floppy disk drive apparatus | |
| KR960032491A (ko) | 반도체 기억 회로 | |
| JPS61181227A (ja) | 電源電圧鑑視装置 | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| KR0125907Y1 (ko) | 마이크로 컴퓨터의 전압 안정화 회로 | |
| JPS6271685A (ja) | 印字装置 | |
| JPH02116556A (ja) | ソレノイド駆動装置 | |
| JPS627219A (ja) | 信号出力回路 | |
| JPS632919Y2 (ja) | ||
| JP2005102418A (ja) | インバータ装置 | |
| JPH04177530A (ja) | 電子機器の管理方法 | |
| JPH05127758A (ja) | Ｉｃ及びその温度アラーム制御方法 | |
| JPS62282389A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JPS5972503A (ja) | シ−ケンスコントロ−ル装置 | |
| JP3062989B2 (ja) | コイル駆動制御装置 | |
| JPS62165765A (ja) | フレキシブルデイスク装置 | |
| JP3608260B2 (ja) | 負荷制御回路における負荷保護回路 | |
| JP2581948Y2 (ja) | 電子回路の誤動作防止装置 | |
| JP2002268756A (ja) | 複数の電源用の保護回路を有したデバイス | |
| JPS58186999A (ja) | 電子機器 | |
| JPH0543223U (ja) | パワーダウンモードにおけるラツチアツプ防止回路 | |
| JPH0143327B2 (ja) | ||
| JPS61269209A (ja) | 書込回路 | |
| JPH0580891A (ja) | パーソナルコンピユータ |