JPH0580891A - パーソナルコンピユータ - Google Patents
パーソナルコンピユータInfo
- Publication number
- JPH0580891A JPH0580891A JP3239620A JP23962091A JPH0580891A JP H0580891 A JPH0580891 A JP H0580891A JP 3239620 A JP3239620 A JP 3239620A JP 23962091 A JP23962091 A JP 23962091A JP H0580891 A JPH0580891 A JP H0580891A
- Authority
- JP
- Japan
- Prior art keywords
- external device
- potential
- power
- main body
- personal computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 本体電源ＯＦＦ時に接続された外部装置から
の漏れ電位による誤動作や素子の破壊を防止するコンピ
ュータを得る。 【構成】 本体１の電源のＯＮ／ＯＦＦを検出する電源
ＯＮ／ＯＦＦ検出器２０と、ＭＯＳ・ＦＥＴ２３とを設
け、本体１の電源がＯＦＦの間はＭＯＳ・ＦＥＴ２３を
スイッチングさせ、基板電位５を接地する。
の漏れ電位による誤動作や素子の破壊を防止するコンピ
ュータを得る。 【構成】 本体１の電源のＯＮ／ＯＦＦを検出する電源
ＯＮ／ＯＦＦ検出器２０と、ＭＯＳ・ＦＥＴ２３とを設
け、本体１の電源がＯＦＦの間はＭＯＳ・ＦＥＴ２３を
スイッチングさせ、基板電位５を接地する。
Description
【０００１】
【産業上の利用分野】この発明はパーソナルコンピュー
タ、さらに詳しくは接続された外部装置からの漏れ電位
による誤動作や素子の破壊を防止する技術に関するもの
である。
タ、さらに詳しくは接続された外部装置からの漏れ電位
による誤動作や素子の破壊を防止する技術に関するもの
である。
【０００２】
【従来の技術】図３は、コネクタを介して外部装置と接
続された従来のこの種のパーソナルコンピュータの概略
を示すブロック図である。図において、１はパーソナル
コンピュータ（以下、コンピュータと言う）を示し、２
はコンピュータ側の電源装置、３は同じく電源スイッ
チ、４は同じく基板、５は基板４の基板電位、６は抵
抗、７はＣ−ＭＯＳ・ＩＣ、８は出力バッファ、９は保
護ダイオード、１０はコンピュータ側のコネクタ、１１
は信号線である。また、１２はコンピュータ１と接続さ
れた外部装置を示し、１３は外部装置側のコネクタ、１
４は同じく電源装置、１５は同じく電源スイッチ、１６
は同じく基板、１７は基板１６の基板電位、１８は抵
抗、１９はＩＣである。
続された従来のこの種のパーソナルコンピュータの概略
を示すブロック図である。図において、１はパーソナル
コンピュータ（以下、コンピュータと言う）を示し、２
はコンピュータ側の電源装置、３は同じく電源スイッ
チ、４は同じく基板、５は基板４の基板電位、６は抵
抗、７はＣ−ＭＯＳ・ＩＣ、８は出力バッファ、９は保
護ダイオード、１０はコンピュータ側のコネクタ、１１
は信号線である。また、１２はコンピュータ１と接続さ
れた外部装置を示し、１３は外部装置側のコネクタ、１
４は同じく電源装置、１５は同じく電源スイッチ、１６
は同じく基板、１７は基板１６の基板電位、１８は抵
抗、１９はＩＣである。
【０００３】次に動作について説明する。コンピュータ
１において電源スイッチ３がオフされ、基板４への給電
が停止されると、基板電位５は低下する。然しながら、
この状態でもコネクタ１０，１３を介し、信号線１１で
外部装置１２が接続されており、外部装置１２の電源ス
イッチ１５がオンされた場合、外部装置１２の基板電位
１７が、抵抗１８，信号線１１，抵抗６や保護ダイオー
ド９を経由し、基板電位５を高電位にしてしまい、コン
ピュータ１が誤動作する原因になったり、基板４上の回
路素子を破壊する原因になったりする。
１において電源スイッチ３がオフされ、基板４への給電
が停止されると、基板電位５は低下する。然しながら、
この状態でもコネクタ１０，１３を介し、信号線１１で
外部装置１２が接続されており、外部装置１２の電源ス
イッチ１５がオンされた場合、外部装置１２の基板電位
１７が、抵抗１８，信号線１１，抵抗６や保護ダイオー
ド９を経由し、基板電位５を高電位にしてしまい、コン
ピュータ１が誤動作する原因になったり、基板４上の回
路素子を破壊する原因になったりする。
【０００４】
【発明が解決しようとする課題】上記のような従来のパ
ーソナルコンピュータでは、接続されている外部装置１
２からの漏れ電位により基板電位５が高電位になるた
め、外部装置１２の電源スイッチ１５が操作されて電源
が投入されると、誤動作したり、回路素子が破壊する恐
れがあった。
ーソナルコンピュータでは、接続されている外部装置１
２からの漏れ電位により基板電位５が高電位になるた
め、外部装置１２の電源スイッチ１５が操作されて電源
が投入されると、誤動作したり、回路素子が破壊する恐
れがあった。
【０００５】この発明は、かかる問題点を解消するため
になされたものであり、コンピュータ側の電源がオフ状
態の時に接続されている外部装置の電源が投入された場
合でも、漏れ電位で誤動作したり回路素子が破壊したり
することのないパーソナルコンピュータを提供すること
を目的としている。
になされたものであり、コンピュータ側の電源がオフ状
態の時に接続されている外部装置の電源が投入された場
合でも、漏れ電位で誤動作したり回路素子が破壊したり
することのないパーソナルコンピュータを提供すること
を目的としている。
【０００６】
【課題を解決するための手段】この発明に係るパーソナ
ルコンピュータにおいては、本体電源のＯＮ／ＯＦＦを
検出する電源検出手段と、この電源検出手段からの情報
により装置本体あるいは接続されている外部装置の基板
電位を接地もしくはカットオフする手段とを備えたもの
である。
ルコンピュータにおいては、本体電源のＯＮ／ＯＦＦを
検出する電源検出手段と、この電源検出手段からの情報
により装置本体あるいは接続されている外部装置の基板
電位を接地もしくはカットオフする手段とを備えたもの
である。
【０００７】
【作用】上記のように構成されることにより、外部装置
からの漏れ電位が印加して本体基板電位が高電位になる
ことを防止できる。
からの漏れ電位が印加して本体基板電位が高電位になる
ことを防止できる。
【０００８】なお、本願発明に関連する先行技術として
は、例えば、実開平１−１５１３２５号公報「制御装置
の誤動作防止回路」に見られるように、Ｃ−ＭＯＳ半導
体の誤動作を防止するために、判定信号の電圧を検出
し、最低作動電圧近くなった場合には回路を遮断する技
術、あるいは実開平１−１６９８２６号公報「装置間の
インターフエイス回路」に見られるように、互いに作動
電圧の異なる装置間でデータの授受を行う場合のリーク
電流の発生を防止するために、信号授受回路に逆流防止
回路あるいは断続可能なプルアップ回路を設ける技術な
どがあるが、本願発明は接続された装置からの漏れ電位
のため、本体基板が高電位になるのを防止した発明であ
り、これら先行技術とはその要旨が異なる。
は、例えば、実開平１−１５１３２５号公報「制御装置
の誤動作防止回路」に見られるように、Ｃ−ＭＯＳ半導
体の誤動作を防止するために、判定信号の電圧を検出
し、最低作動電圧近くなった場合には回路を遮断する技
術、あるいは実開平１−１６９８２６号公報「装置間の
インターフエイス回路」に見られるように、互いに作動
電圧の異なる装置間でデータの授受を行う場合のリーク
電流の発生を防止するために、信号授受回路に逆流防止
回路あるいは断続可能なプルアップ回路を設ける技術な
どがあるが、本願発明は接続された装置からの漏れ電位
のため、本体基板が高電位になるのを防止した発明であ
り、これら先行技術とはその要旨が異なる。
【０００９】
実施例１．図１は本願第１の発明の一実施例を示すブロ
ック図であり、１〜１６は上記従来装置と同一又は相当
するものである。２０はコンピュータ１の電源のＯＮ／
ＯＦＦを検出する電源ＯＮ／ＯＦＦ検出器で、電源スイ
ッチ３がオン状態の場合にはＬｏｗレベル、電源スイッ
チ３がオフ状態の場合にはＨｉｇｈレベルを出力する。
２１は抵抗、２２はＮＰＮ型トランジスタ、２３はＭＯ
Ｓ・ＦＥＴ、２４，２５はそれぞれ抵抗を示す。
ック図であり、１〜１６は上記従来装置と同一又は相当
するものである。２０はコンピュータ１の電源のＯＮ／
ＯＦＦを検出する電源ＯＮ／ＯＦＦ検出器で、電源スイ
ッチ３がオン状態の場合にはＬｏｗレベル、電源スイッ
チ３がオフ状態の場合にはＨｉｇｈレベルを出力する。
２１は抵抗、２２はＮＰＮ型トランジスタ、２３はＭＯ
Ｓ・ＦＥＴ、２４，２５はそれぞれ抵抗を示す。
【００１０】次に動作について説明する。コンピュータ
側の電源がオン状態の時は、外部装置１２の電源がオン
オフ何れに係らず、電源ＯＮ／ＯＦＦ検出器２０の出力
はＬｏｗレベルとなり、ＭＯＳ・ＦＥＴ２３はオフして
おり、基板電位５は電源電位を保持する。
側の電源がオン状態の時は、外部装置１２の電源がオン
オフ何れに係らず、電源ＯＮ／ＯＦＦ検出器２０の出力
はＬｏｗレベルとなり、ＭＯＳ・ＦＥＴ２３はオフして
おり、基板電位５は電源電位を保持する。
【００１１】コンピュータ側の電源がオフ状態で、外部
装置側の電源がオン状態の場合、従来の装置では外部装
置１２の基板電位１７が、抵抗１８，信号線１１，抵抗
６や保護ダイオード９の経路を伝わり、コンピュータ１
の基板電位５に印加し、基板電位５を高電位にしてしま
う。
装置側の電源がオン状態の場合、従来の装置では外部装
置１２の基板電位１７が、抵抗１８，信号線１１，抵抗
６や保護ダイオード９の経路を伝わり、コンピュータ１
の基板電位５に印加し、基板電位５を高電位にしてしま
う。
【００１２】本実施例においては、コンピュータ側の電
源がオフ状態となると、電源ＯＮ／ＯＦＦ検出器２０が
これを検出してＨｉｇｈレベルを出力し、この出力が抵
抗２１を介してＭＯＳ・ＦＥＴ２３へ伝えられ、ＭＯＳ
・ＦＥＴ２３がオン状態となって基板電位５を抵抗２５
を介して接地する。したがって外部装置１２から、コン
ピュータ１の基板電位５へ漏れ電位が印加した場合で
も、基板電位５の電位が一定以上上昇することがなく、
低い電位状態を維持できる。なお、抵抗２５に大電流が
流れるのを阻止すべく、抵抗２４とトランジスタ２２と
で保護回路を設けてある。
源がオフ状態となると、電源ＯＮ／ＯＦＦ検出器２０が
これを検出してＨｉｇｈレベルを出力し、この出力が抵
抗２１を介してＭＯＳ・ＦＥＴ２３へ伝えられ、ＭＯＳ
・ＦＥＴ２３がオン状態となって基板電位５を抵抗２５
を介して接地する。したがって外部装置１２から、コン
ピュータ１の基板電位５へ漏れ電位が印加した場合で
も、基板電位５の電位が一定以上上昇することがなく、
低い電位状態を維持できる。なお、抵抗２５に大電流が
流れるのを阻止すべく、抵抗２４とトランジスタ２２と
で保護回路を設けてある。
【００１３】実施例２．図２は本願第２の発明の実施例
を示すブロック図で、図において、図１，図３と同一符
号は同一または相当部分を示し、２６は電源ＯＮ／ＯＦ
Ｆ検出器２０からの出力を外部装置側へ伝達し外部装置
１２を制御する制御線、２７は外部装置１２の基板電位
１７をカットオフするためのＭＯＳ・ＦＥＴである。
を示すブロック図で、図において、図１，図３と同一符
号は同一または相当部分を示し、２６は電源ＯＮ／ＯＦ
Ｆ検出器２０からの出力を外部装置側へ伝達し外部装置
１２を制御する制御線、２７は外部装置１２の基板電位
１７をカットオフするためのＭＯＳ・ＦＥＴである。
【００１４】上記実施例１に記載する発明では、コンピ
ュータ内に印加した漏れ電位を吸収する手段を設けた
が、図２に示す発明では、電源ＯＮ／ＯＦＦ検出器２０
からの出力を制御線２６で外部装置側へ伝達し、コンピ
ュータ１の電源がオフ状態のときにはＭＯＳ・ＦＥＴ２
７を動作させて基板電位１７が信号線１１を伝わらない
ようにしたものであり、実施例１に記載する発明と同様
の効果を奏する。
ュータ内に印加した漏れ電位を吸収する手段を設けた
が、図２に示す発明では、電源ＯＮ／ＯＦＦ検出器２０
からの出力を制御線２６で外部装置側へ伝達し、コンピ
ュータ１の電源がオフ状態のときにはＭＯＳ・ＦＥＴ２
７を動作させて基板電位１７が信号線１１を伝わらない
ようにしたものであり、実施例１に記載する発明と同様
の効果を奏する。
【００１５】なお、上記実施例１，実施例２に記載する
発明ともに、パーソナルコンピュータについて説明して
いるが、他のコンピュータその他、回路基板を所定電位
にして動作する装置全般に実施できることは言うまでも
ない。
発明ともに、パーソナルコンピュータについて説明して
いるが、他のコンピュータその他、回路基板を所定電位
にして動作する装置全般に実施できることは言うまでも
ない。
【００１６】
【発明の効果】この発明は、以上説明したように構成さ
れているので、コンピュータ側の電源がオフ状態の時に
接続されている外部装置の電源が投入された場合でも、
誤動作を防止し、回路素子の破壊を防止できるという効
果を奏する。
れているので、コンピュータ側の電源がオフ状態の時に
接続されている外部装置の電源が投入された場合でも、
誤動作を防止し、回路素子の破壊を防止できるという効
果を奏する。
【図１】本願第１の発明を示すブロック図である。
【図２】本願第２の発明を示すブロック図である。
【図３】外部装置を接続した従来のパーソナルコンピュ
ータの概略を示すブロック図である。
ータの概略を示すブロック図である。
５ 基板電位 ７ Ｃ−ＭＯＳ・ＩＣ ２０ 電源ＯＮ／ＯＦＦ検出器 ２１ 抵抗 ２２ トランジスタ ２３ ＭＯＳ・ＦＥＴ ２４ 抵抗 ２５ 抵抗 ２６ 制御線 ２７ ＭＯＳ・ＦＥＴ
Claims (2)
- 【請求項１】 動作電源スイッチが本体電源スイッチと
異なる外部装置を接続するパーソナルコンピュータにお
いて、 本体電源のＯＮ／ＯＦＦを検出する電源検出手段と、装
置本体の回路を構成する回路基板の電位を接地する接地
手段とを備え、 本体電源がＯＦＦ状態にあるとき上記回路基板の電位を
接地するパーソナルコンピュータ。 - 【請求項２】 動作電源スイッチが本体電源スイッチと
異なる外部装置を接続するパーソナルコンピュータにお
いて、 本体電源のＯＮ／ＯＦＦを検出する電源検出手段と、上
記外部装置の回路を構成する回路基板の電位をカットオ
フする手段とを備え、 本体電源がＯＦＦ状態にあるときこの情報を制御線を介
して上記外部装置へ伝送し上記外部装置の回路を構成す
る回路基板の電位をカットオフするパーソナルコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239620A JPH0580891A (ja) | 1991-09-19 | 1991-09-19 | パーソナルコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239620A JPH0580891A (ja) | 1991-09-19 | 1991-09-19 | パーソナルコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580891A true JPH0580891A (ja) | 1993-04-02 |
Family
ID=17047441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3239620A Pending JPH0580891A (ja) | 1991-09-19 | 1991-09-19 | パーソナルコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580891A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186215A (ja) * | 2009-02-10 | 2010-08-26 | Mitsubishi Electric Corp | 電気回路及び待機系システム |
-
1991
- 1991-09-19 JP JP3239620A patent/JPH0580891A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186215A (ja) * | 2009-02-10 | 2010-08-26 | Mitsubishi Electric Corp | 電気回路及び待機系システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292025B1 (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
| JP3477781B2 (ja) | Ｉｃカード | |
| US6879191B2 (en) | Voltage mismatch tolerant input/output buffer | |
| US6256682B1 (en) | Signaling of power modes over an interface bus | |
| KR960024821A (ko) | 전원관리기구, 전원관리방법, 및 입출력장치용 제어기 | |
| US20080082842A1 (en) | Power supply control circuit of subsystem and subsystem | |
| JPH01123521A (ja) | パワーオン信号発生回路 | |
| JPH0580891A (ja) | パーソナルコンピユータ | |
| CN111766933B (zh) | 供电保护电路及具有供电保护电路的电子装置 | |
| US20070157034A1 (en) | Circuit for protecting motherboard | |
| JP3262070B2 (ja) | 出力バッファ | |
| KR100586981B1 (ko) | 컴퓨터시스템 및 그 제어방법 | |
| US8250385B2 (en) | Method and system of dissipating power from a power supply | |
| JP4280058B2 (ja) | インタフェース回路 | |
| JP3704094B2 (ja) | リセット信号発生回路 | |
| JP3306639B2 (ja) | 周辺装置 | |
| JPH06318852A (ja) | 半導体集積回路装置 | |
| JP2002041187A (ja) | Ｕｓｂ装置 | |
| JPH05233350A (ja) | レベル変換用インターフェース回路 | |
| JP2008278619A (ja) | 保護回路及び電子装置 | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JP3061706B2 (ja) | バスラインレシーバ | |
| JPH0644208B2 (ja) | 活性挿抜制御方式 | |
| JPS59132234A (ja) | 半導体集積回路装置 | |
| JP3158413B2 (ja) | アブソリュートエンコーダへの電源電圧供給装置 |