JPH0145279B2 - - Google Patents
Info
- Publication number
- JPH0145279B2 JPH0145279B2 JP5416182A JP5416182A JPH0145279B2 JP H0145279 B2 JPH0145279 B2 JP H0145279B2 JP 5416182 A JP5416182 A JP 5416182A JP 5416182 A JP5416182 A JP 5416182A JP H0145279 B2 JPH0145279 B2 JP H0145279B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- output
- control
- load control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012790 confirmation Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
- G08C25/02—Arrangements for preventing or correcting errors; Monitoring arrangements by signalling back receiving station to transmitting station
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は遠隔制御装置に関するものであり、そ
の目的とするところは、端末器の負荷の制御状態
が主操作盤にて確実に把握することができる遠隔
制御装置を提供することにある。
の目的とするところは、端末器の負荷の制御状態
が主操作盤にて確実に把握することができる遠隔
制御装置を提供することにある。
一般に、この種の遠隔制御装置において、端末
器は単に制御データを受信したか否かを示す受信
確認データを主操作盤に返送するようになつてお
り、主操作盤では、端末器に制御データが伝送さ
れたことが確認できても、その制御データが正確
に受信され、負荷が正常に制御されたかどうかが
確実に把握できないという問題があつた。本発明
は上記の点に鑑みて為されたものである。
器は単に制御データを受信したか否かを示す受信
確認データを主操作盤に返送するようになつてお
り、主操作盤では、端末器に制御データが伝送さ
れたことが確認できても、その制御データが正確
に受信され、負荷が正常に制御されたかどうかが
確実に把握できないという問題があつた。本発明
は上記の点に鑑みて為されたものである。
以下、実施例について図を用いて説明する。第
１図および第２図は本発明一実施例を示すもの
で、１は主操作盤、２は端末器、３は信号線であ
り、主操作盤１から第３図ａに示すように、スタ
ーパルスPSと、端末器２を呼出すアドレスデータ
DA1〜DA8を伝送するアドレス信号VAと、負荷
４を制御する複数個の制御データD1，D2…（但
し、各制御データD1，D2…が各負荷４に対応す
る）を伝送する負荷制御信号VCと、返送待機区
間TBを設定する返送待機パルスPBとよりなる伝
送信号VSを送出し、端末器２ではこの伝送信号
VSを受信して自己の個有のアドレスと一致する
アドレスデータDA1〜DA8を含むアドレス信号
VAが受信されたとき、そのアドレス信号VAに続
く負荷制御信号VCにて送られる制御データD1，
D2…を取込んで各負荷４を制御するとともに、
返送待機区間TBに受信確認データDRを電流モー
ドで主操作盤１に返送するための返送信号VBを
送出するようになつている。なお、伝送信号VS
はデータにてパルス巾変調された複極信号であ
る。
１図および第２図は本発明一実施例を示すもの
で、１は主操作盤、２は端末器、３は信号線であ
り、主操作盤１から第３図ａに示すように、スタ
ーパルスPSと、端末器２を呼出すアドレスデータ
DA1〜DA8を伝送するアドレス信号VAと、負荷
４を制御する複数個の制御データD1，D2…（但
し、各制御データD1，D2…が各負荷４に対応す
る）を伝送する負荷制御信号VCと、返送待機区
間TBを設定する返送待機パルスPBとよりなる伝
送信号VSを送出し、端末器２ではこの伝送信号
VSを受信して自己の個有のアドレスと一致する
アドレスデータDA1〜DA8を含むアドレス信号
VAが受信されたとき、そのアドレス信号VAに続
く負荷制御信号VCにて送られる制御データD1，
D2…を取込んで各負荷４を制御するとともに、
返送待機区間TBに受信確認データDRを電流モー
ドで主操作盤１に返送するための返送信号VBを
送出するようになつている。なお、伝送信号VS
はデータにてパルス巾変調された複極信号であ
る。
ところで、端末器２は伝送信号VSを受信して
自己の個有アドレスと一致するアドレスデータが
受信されたとき、すなわち主操作盤１からアクセ
スされたとき、制御信号VCを取込んでそのパル
ス巾を判別して制御データD1，D2…を再生し、
制御データD1，D2…に基いた負荷制御出力V1，
V2を出力ポートO1，O2…に出力するとともに、
各負荷制御出力（“Ｈ”レベルあるいは“Ｌ”レ
ベル）V1，V2…の出力時に負荷制御パルス負荷
PCを出力する受信回路と、入力ポートI1，I2…へ
の入力に基いて受信確認データDRを形成して返
送待機区間TBに主操作盤１へ返送する返送回路
とを具備したデータ処理回路５と、出力ポート
O1，O2…に出力される負荷制御出力V1，V2…と
負荷制御パルスPCとの論理積をとるアンド回路
A1，A2…よりなり、負荷制御パルスPCの出力時
の負荷制御出力V1，V2…に基いて負荷制御用ラ
ツチングリレー（図示せず）の制御パルスPRD1，R
Ｄ２…を出力する負荷制御回路６と負荷制御出力
V1，V2…を負荷制御パルスPCにてそれぞれラツ
チする複数のＤフリツプフロツプよりなるラツチ
回路７とで構成されており、このラツチ回路７の
出力Q1，Q2…が入力ポートI1，I2…に入力されて
いる。図中８はトランジスタTRよりなるラツチ
タイミングクロツク発生回路であり、トランジス
タTRのベースには負荷制御用ラツチングリレー
を制御するリレードライブパルスPDが印加され
ている。
自己の個有アドレスと一致するアドレスデータが
受信されたとき、すなわち主操作盤１からアクセ
スされたとき、制御信号VCを取込んでそのパル
ス巾を判別して制御データD1，D2…を再生し、
制御データD1，D2…に基いた負荷制御出力V1，
V2を出力ポートO1，O2…に出力するとともに、
各負荷制御出力（“Ｈ”レベルあるいは“Ｌ”レ
ベル）V1，V2…の出力時に負荷制御パルス負荷
PCを出力する受信回路と、入力ポートI1，I2…へ
の入力に基いて受信確認データDRを形成して返
送待機区間TBに主操作盤１へ返送する返送回路
とを具備したデータ処理回路５と、出力ポート
O1，O2…に出力される負荷制御出力V1，V2…と
負荷制御パルスPCとの論理積をとるアンド回路
A1，A2…よりなり、負荷制御パルスPCの出力時
の負荷制御出力V1，V2…に基いて負荷制御用ラ
ツチングリレー（図示せず）の制御パルスPRD1，R
Ｄ２…を出力する負荷制御回路６と負荷制御出力
V1，V2…を負荷制御パルスPCにてそれぞれラツ
チする複数のＤフリツプフロツプよりなるラツチ
回路７とで構成されており、このラツチ回路７の
出力Q1，Q2…が入力ポートI1，I2…に入力されて
いる。図中８はトランジスタTRよりなるラツチ
タイミングクロツク発生回路であり、トランジス
タTRのベースには負荷制御用ラツチングリレー
を制御するリレードライブパルスPDが印加され
ている。
いま、出力ポートO1に出力される負荷制御出
力V1、負荷制御パルスPCおよびリレードライブ
パルスPDは例えば第４図に示すようになつてお
り、ラツチクロツク発生回路８から出力されるラ
ツチクロツクパルスCLは負荷制御パルスPCの略
中央で立上るようになつており、この立上りに同
期して負荷制御出力V1がラツチ回路７にラツチ
される。従つて、負荷制御出力V1が“Ｈ”レベ
ルのときすなわち負荷４がオンされたとき、ラツ
チ回路７の出力Q1が“Ｈ”レベルとなつてデー
タ処理回路５の入力ポートI1に“Ｈ”レベルが入
力され、制御データD1に対応する受信確認デー
タDRとして“１”が主操作盤１に返送される。
一方、負荷制御出力V1が“Ｌ”レベルのとき、
すなわち負荷４がオフされたとき、ラツチ回路７
の出力Ｑが“Ｌ”レベルとなつて、、入力ポート
I1に“Ｌ”レベルが入力され、受信確認データDR
として“０”が返送される。同様にして他の制御
データD2…についても受信確認データDRがそれ
ぞれ主操作盤１に返送される。したがつて、主操
作盤１では端末器２から返送された受信確認デー
タDRをチエツクすることによつて、端末器２に
て制御データD1，D2…が正確に受信され、負荷
４が正常に制御されたかどうか確実に把握できる
ことになる。
力V1、負荷制御パルスPCおよびリレードライブ
パルスPDは例えば第４図に示すようになつてお
り、ラツチクロツク発生回路８から出力されるラ
ツチクロツクパルスCLは負荷制御パルスPCの略
中央で立上るようになつており、この立上りに同
期して負荷制御出力V1がラツチ回路７にラツチ
される。従つて、負荷制御出力V1が“Ｈ”レベ
ルのときすなわち負荷４がオンされたとき、ラツ
チ回路７の出力Q1が“Ｈ”レベルとなつてデー
タ処理回路５の入力ポートI1に“Ｈ”レベルが入
力され、制御データD1に対応する受信確認デー
タDRとして“１”が主操作盤１に返送される。
一方、負荷制御出力V1が“Ｌ”レベルのとき、
すなわち負荷４がオフされたとき、ラツチ回路７
の出力Ｑが“Ｌ”レベルとなつて、、入力ポート
I1に“Ｌ”レベルが入力され、受信確認データDR
として“０”が返送される。同様にして他の制御
データD2…についても受信確認データDRがそれ
ぞれ主操作盤１に返送される。したがつて、主操
作盤１では端末器２から返送された受信確認デー
タDRをチエツクすることによつて、端末器２に
て制御データD1，D2…が正確に受信され、負荷
４が正常に制御されたかどうか確実に把握できる
ことになる。
本発明は上述のように、端末器に各データを受
信して各制御データに基いた負荷制御出力を出力
するとともに負荷制御出力の出力時に負荷制御パ
ルスを出力する受信回路と、負荷制御パルスの出
力時の負荷制御出力にて負荷を負荷制御出力を負
荷制御パルスにてそれぞれラツチするラツチ回路
と、ラツチ回路出力に基いて形成された受信確認
データを主操作盤に返送する返送回路を設けたも
のであり、負荷が制御される時点の負荷制御出力
の状態が受信確認データとして主操作盤に返送さ
れるようになつているので、端末器の負荷の制御
状態が主操作盤にて確実に把握できるという利点
がある。
信して各制御データに基いた負荷制御出力を出力
するとともに負荷制御出力の出力時に負荷制御パ
ルスを出力する受信回路と、負荷制御パルスの出
力時の負荷制御出力にて負荷を負荷制御出力を負
荷制御パルスにてそれぞれラツチするラツチ回路
と、ラツチ回路出力に基いて形成された受信確認
データを主操作盤に返送する返送回路を設けたも
のであり、負荷が制御される時点の負荷制御出力
の状態が受信確認データとして主操作盤に返送さ
れるようになつているので、端末器の負荷の制御
状態が主操作盤にて確実に把握できるという利点
がある。
第１図は本発明一実施例の概略構成図、第２図
は同上の要部回路図、第３図ａ，ｂおよび第４図
は同上の動作説明図である。 １は主操作盤、２は端末器、４は負荷、７はラ
ツチ回路である。
は同上の要部回路図、第３図ａ，ｂおよび第４図
は同上の動作説明図である。 １は主操作盤、２は端末器、４は負荷、７はラ
ツチ回路である。
Claims (1)
- １ 主操作盤から端末器を呼出して負荷を制御す
る複数個の制御データを伝送するとともに、端末
器から主操作盤に受信確認データを返送するよう
にして成る遠隔制御装置において、各制御データ
を受信して各制御データに基いた負荷制御出力を
出力するとともに、負荷制御出力の出力時に負荷
制御パルスを出力する受信回路と、負荷制御パル
スの出力時の負荷制御出力にて負荷を制御する負
荷制御回路と、負荷制御出力を負荷制御パルスに
てそれぞれラツチするラツチ回路と、ラツチ回路
出力に基いて受信確認データを形成して主操作盤
に返送する返送回路とを端末器に設けたことを特
徴とする遠隔制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5416182A JPS58171193A (ja) | 1982-03-31 | 1982-03-31 | 遠隔制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5416182A JPS58171193A (ja) | 1982-03-31 | 1982-03-31 | 遠隔制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58171193A JPS58171193A (ja) | 1983-10-07 |
| JPH0145279B2 true JPH0145279B2 (ja) | 1989-10-03 |
Family
ID=12962816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5416182A Granted JPS58171193A (ja) | 1982-03-31 | 1982-03-31 | 遠隔制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171193A (ja) |
-
1982
- 1982-03-31 JP JP5416182A patent/JPS58171193A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58171193A (ja) | 1983-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372970B2 (ja) | 自己同期型転送制御回路 | |
| JPH0145279B2 (ja) | ||
| JPH0346637Y2 (ja) | ||
| GB1155139A (en) | Data Exchange Compatible with Dial Switching Centres | |
| JPS6340921Y2 (ja) | ||
| JPH0417595B2 (ja) | ||
| JPS6019866B2 (ja) | 自動電源投入切断回路 | |
| JPS626779Y2 (ja) | ||
| JPH0311599B2 (ja) | ||
| JPS61180357A (ja) | デ−タラツチ回路 | |
| JPH0246134Y2 (ja) | ||
| JPH0431649Y2 (ja) | ||
| JP2575920Y2 (ja) | 切替情報発出回路 | |
| JPS6057757B2 (ja) | 遠隔監視制御装置 | |
| JPH03957B2 (ja) | ||
| JPS59132256A (ja) | ポ−リング制御方式 | |
| JP2735366B2 (ja) | データ送受信装置 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPH0129893Y2 (ja) | ||
| JPH065236U (ja) | データ伝送用無線機 | |
| JPH06202780A (ja) | 入力装置 | |
| JPH06100997B2 (ja) | データ伝送用回路装置 | |
| JPH0369235A (ja) | シリアルデータ送信回路 | |
| JPH0279634A (ja) | 双方向伝送信号再生装置 | |
| JPS5862942A (ja) | 双方向性信号伝送回路 |