JPH03957B2 - - Google Patents
Info
- Publication number
- JPH03957B2 JPH03957B2 JP20530284A JP20530284A JPH03957B2 JP H03957 B2 JPH03957 B2 JP H03957B2 JP 20530284 A JP20530284 A JP 20530284A JP 20530284 A JP20530284 A JP 20530284A JP H03957 B2 JPH03957 B2 JP H03957B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- central processing
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
この発明は、選局データ等のデータ転送に好適
なデータ転送装置に関する。
なデータ転送装置に関する。
リモコン送信器により、遠隔的に選局操作や音
量調節ができるテレビジヨン受像機は、リモコン
送信器から送られてくるリモコン信号を受信する
ためのリモコン受信回路を内蔵している。この種
のリモコン受信回路は、例えば第３図に示すよう
な選局データ受信用の受信回路１を有している。
この受信回路１としては、例えばIC名M50111P
等のICが用いられ、受信回路１が受信して選局
データは、インタフエース回路２にラツチされた
あと、中央処理装置３に伝送される。受信回路１
とインタフエース回路２は、データバス４と２本
のデコード出力信号線５，６によつて結ばれてお
り、またインタフエース回路２と中央処理装置３
はデータバス７により結ばれている。
量調節ができるテレビジヨン受像機は、リモコン
送信器から送られてくるリモコン信号を受信する
ためのリモコン受信回路を内蔵している。この種
のリモコン受信回路は、例えば第３図に示すよう
な選局データ受信用の受信回路１を有している。
この受信回路１としては、例えばIC名M50111P
等のICが用いられ、受信回路１が受信して選局
データは、インタフエース回路２にラツチされた
あと、中央処理装置３に伝送される。受信回路１
とインタフエース回路２は、データバス４と２本
のデコード出力信号線５，６によつて結ばれてお
り、またインタフエース回路２と中央処理装置３
はデータバス７により結ばれている。
また、受信回路１の割り込み要求出力端子
INTは、反転回路８を介して中央処理装置３の
割り込み要求入力端子に接続されている。
INTは、反転回路８を介して中央処理装置３の
割り込み要求入力端子に接続されている。
上記受信回路１、インタフエース回路２及び中
央処理装置３からなる従来のデータ転送装置９
は、受信回路１の割り込み要求出力端子INTか
らの割り込み要求出力が、第４図Ｃに示す如く、
同図Ａに示すデータ出力とほぼ同時に出力される
のに対し、出力時にどちらかの一方がローレベル
となるデコード出力は、同図Ｂに示す如く、割り
込み要求出力からΔT1（≒12.5μs）遅れて出力さ
れる。また、このデコード出力は選局データのＤ
４，Ｄ５に対応している。従つて、このΔT1間の
データについては、中央処理装置３がデコード出
力を読み取ることができず、データを正確に処理
できないため、従来は、中央処理装置３内のプロ
グラム処理により、中央処理装置３がインタフエ
ース回路２から選局データを供給されるまでの
ΔT1間を待機状態に保つよう構成していた。この
ため、この待機期間中は、中央処理装置３は、処
理能力の低下、処理時間の長期化を招く等の問題
点があつた。
央処理装置３からなる従来のデータ転送装置９
は、受信回路１の割り込み要求出力端子INTか
らの割り込み要求出力が、第４図Ｃに示す如く、
同図Ａに示すデータ出力とほぼ同時に出力される
のに対し、出力時にどちらかの一方がローレベル
となるデコード出力は、同図Ｂに示す如く、割り
込み要求出力からΔT1（≒12.5μs）遅れて出力さ
れる。また、このデコード出力は選局データのＤ
４，Ｄ５に対応している。従つて、このΔT1間の
データについては、中央処理装置３がデコード出
力を読み取ることができず、データを正確に処理
できないため、従来は、中央処理装置３内のプロ
グラム処理により、中央処理装置３がインタフエ
ース回路２から選局データを供給されるまでの
ΔT1間を待機状態に保つよう構成していた。この
ため、この待機期間中は、中央処理装置３は、処
理能力の低下、処理時間の長期化を招く等の問題
点があつた。
また、上記従来のデータ転送装置９は、受信回
路１のデコード出力が、第２図Ｂに示したように
データ出力の後縁部の手前ΔT2（≒25〜37.5μs）
で終るため、受信回路１の割り込み要求出力の立
下り直前に、中央処理装置３が割り込みを受け付
けると、インタフエース回路２からデコード信号
を読み取りきらないうちに、デコード信号が消滅
してしまい、正確なデータ処理ができない場合も
起る等の問題点があつた。
路１のデコード出力が、第２図Ｂに示したように
データ出力の後縁部の手前ΔT2（≒25〜37.5μs）
で終るため、受信回路１の割り込み要求出力の立
下り直前に、中央処理装置３が割り込みを受け付
けると、インタフエース回路２からデコード信号
を読み取りきらないうちに、デコード信号が消滅
してしまい、正確なデータ処理ができない場合も
起る等の問題点があつた。
この発明は、上記問題点を解決したものであ
り、受信したデータに関するデコード出力を、デ
ータ出力よりも遅れて送出する受信回路と、この
受信回路から送られてくるデータ出力とデコード
出力を、外部からのストローブ信号によりラツチ
するとともに割り込み要求を出力するインタフエ
ース回路と、このインタフエース回路からの割り
込み要求により、インタフエース回路のラツチデ
ータを処理する中央処理回路と、前記受信回路の
デコード出力により作動し、前記インタフエース
回路へのストローブ信号を発生するストローブ信
号発生回路とから構成したことを要旨とするもの
である。
り、受信したデータに関するデコード出力を、デ
ータ出力よりも遅れて送出する受信回路と、この
受信回路から送られてくるデータ出力とデコード
出力を、外部からのストローブ信号によりラツチ
するとともに割り込み要求を出力するインタフエ
ース回路と、このインタフエース回路からの割り
込み要求により、インタフエース回路のラツチデ
ータを処理する中央処理回路と、前記受信回路の
デコード出力により作動し、前記インタフエース
回路へのストローブ信号を発生するストローブ信
号発生回路とから構成したことを要旨とするもの
である。
この発明は、受信回路と中央処理装置の間の信
号の授受を制御するインタフエース回路に対し、
受信回路のデータ出力とデコード出力が出揃つた
時点でストローブ信号を供給し、その時点でイン
タフエース回路が中央処理装置に対して割り込み
要求を出力する。
号の授受を制御するインタフエース回路に対し、
受信回路のデータ出力とデコード出力が出揃つた
時点でストローブ信号を供給し、その時点でイン
タフエース回路が中央処理装置に対して割り込み
要求を出力する。
以下、この発明の実施例について、第１，２図
を参照して説明する。第１，２図は、それぞれこ
の発明のデータ転送装置の一実施例を示す回路構
成図及び回路各部の信号波形図である。なお、第
１図と第３図の同一構成部分には、同一符号が付
してある。
を参照して説明する。第１，２図は、それぞれこ
の発明のデータ転送装置の一実施例を示す回路構
成図及び回路各部の信号波形図である。なお、第
１図と第３図の同一構成部分には、同一符号が付
してある。
第１図中、データ転送装置１１は、受信回路１
のデコード出力端子，と、インタフエ
ース回路２のストローブ入力端子の間に、
ストローブ信号発生回路１２を設けるとともに、
インタフエース回路２（IC名：μPD8255AC−
５）の割り込み要求出力端子INTを、反転回路
８を介して中央処理装置３（IC名：μPD788−
１）の割り込み要求入力端子に接続してあ
る。
のデコード出力端子，と、インタフエ
ース回路２のストローブ入力端子の間に、
ストローブ信号発生回路１２を設けるとともに、
インタフエース回路２（IC名：μPD8255AC−
５）の割り込み要求出力端子INTを、反転回路
８を介して中央処理装置３（IC名：μPD788−
１）の割り込み要求入力端子に接続してあ
る。
ストローブ信号発生回路１２は、受信回路１の
２つのデコード出力を入力とし、デコード出力期
間中ハイレベルの信号を出力するナンドゲート回
路１２ａと、このナンドゲート回路１２ａの出力
を微分するコンデンサ・抵抗型の微分回路１２ｂ
と、微分回路１２ｂの出力のうち正極性のパルス
だけを出力するダイオードクランプ回路１２ｃ及
びダイオードクランプ回路１２ｃの出力を極性反
転し、インタフエース回路２のストローブ入力端
子に供給する反転回路１２ｄ等からなる。
２つのデコード出力を入力とし、デコード出力期
間中ハイレベルの信号を出力するナンドゲート回
路１２ａと、このナンドゲート回路１２ａの出力
を微分するコンデンサ・抵抗型の微分回路１２ｂ
と、微分回路１２ｂの出力のうち正極性のパルス
だけを出力するダイオードクランプ回路１２ｃ及
びダイオードクランプ回路１２ｃの出力を極性反
転し、インタフエース回路２のストローブ入力端
子に供給する反転回路１２ｄ等からなる。
なお、中央処理装置３の読み出し命令出力端子
RDと書き込み命令出力端子及び入出力要求
端子には、それぞれ反転回路１４，１５，
１６が接続してあり、各反転回路１４，１５の出
力と反転回路１６の出力を入力とするナナンドゲ
ート回路１７，１８が、それぞれインタフエース
回路２の読み出し命令入力端子と書き込み命
令入力端子に接続してある。
RDと書き込み命令出力端子及び入出力要求
端子には、それぞれ反転回路１４，１５，
１６が接続してあり、各反転回路１４，１５の出
力と反転回路１６の出力を入力とするナナンドゲ
ート回路１７，１８が、それぞれインタフエース
回路２の読み出し命令入力端子と書き込み命
令入力端子に接続してある。
いま、受信回路１が選局データを受信し、第２
図Ａに示すデータ出力開始後、時間ΔT1が経過
し、一方のデコード出力が、同図Ｂに示す如く、
ローレベルになつたとする。この場合、インタフ
エース回路２のデータ入力端子D4，D5にデコー
ド出力が供給される一方で、ストローブ信号発生
回路１２に対してもデコード出力が供給される。
図Ａに示すデータ出力開始後、時間ΔT1が経過
し、一方のデコード出力が、同図Ｂに示す如く、
ローレベルになつたとする。この場合、インタフ
エース回路２のデータ入力端子D4，D5にデコー
ド出力が供給される一方で、ストローブ信号発生
回路１２に対してもデコード出力が供給される。
ストローブ信号発生回路１２は、受信回路１の
一方のデコード出力がローレベルになつたあと、
微分回路１２ｂの微分時定数に対応する時間ΔT
が経過するまでの間、インタフエース回路２のス
トローブ入力端子に対し、第２図Ｃに示す
ストローブ信号を供給する。
一方のデコード出力がローレベルになつたあと、
微分回路１２ｂの微分時定数に対応する時間ΔT
が経過するまでの間、インタフエース回路２のス
トローブ入力端子に対し、第２図Ｃに示す
ストローブ信号を供給する。
インタフエース回路２は、ストローブ信号の立
上りエツジで受信回路１から供給されるデータと
そのデコード信号をラツチし、割り込み要求出力
端子INTから第２図Ｄに示す割り込み要求出力
を送出し、反転回路８を介して中央処理装置３の
割り込み要求入力端子にこれを供給する。
上りエツジで受信回路１から供給されるデータと
そのデコード信号をラツチし、割り込み要求出力
端子INTから第２図Ｄに示す割り込み要求出力
を送出し、反転回路８を介して中央処理装置３の
割り込み要求入力端子にこれを供給する。
インタフエース回路２からの割り込み要求を受
け付けた中央処理装置３は、第２図Ｅに示す読み
出し命令出力を、インタフエース回路２の読み出
し命令入力端子に供給する。その結果、読み
出し命令の出力期間中、第２図Ｆに示す如く、イ
ンタフエース回路２のラツチデータ（受信回路１
からのデータ出力とデコード出力）が、中央処理
装置３のデータ入力端子D0ないしD7に供給され、
信号処理が行われる。
け付けた中央処理装置３は、第２図Ｅに示す読み
出し命令出力を、インタフエース回路２の読み出
し命令入力端子に供給する。その結果、読み
出し命令の出力期間中、第２図Ｆに示す如く、イ
ンタフエース回路２のラツチデータ（受信回路１
からのデータ出力とデコード出力）が、中央処理
装置３のデータ入力端子D0ないしD7に供給され、
信号処理が行われる。
このように、データ転送装置１１は、受信回路
１のデータ出力とデコード出力が出揃つた時点
で、中央処理装置３に対しデータ処理のために割
り込み要求が出力されるように構成したから、ソ
フトウエアによる割り込み要求後の待機期間を設
ける必要がなく、中央処理装置３の信号処理に要
する期間を、必要最少限に抑えることができる。
１のデータ出力とデコード出力が出揃つた時点
で、中央処理装置３に対しデータ処理のために割
り込み要求が出力されるように構成したから、ソ
フトウエアによる割り込み要求後の待機期間を設
ける必要がなく、中央処理装置３の信号処理に要
する期間を、必要最少限に抑えることができる。
また、受信回路１のデコード出力とデータ出力
の出力期間差ΔT1或いはΔT2において、中央処理
装置３が信号処理を行なうことはないから、常に
正確かつ確実な信号転送が可能である。
の出力期間差ΔT1或いはΔT2において、中央処理
装置３が信号処理を行なうことはないから、常に
正確かつ確実な信号転送が可能である。
以上説明したように、この発明によれば、受信
したデータに関するデコード出力を、データ出力
よりも遅れて送出する受信回路と、この受信回路
のデータ出力とデコード出力をラツチするインタ
フエース回路の間に、受信回路のデコード出力に
より作動し、インタフエース回路へのストローブ
信号を発生するストローブ信号発生回路を設けた
から、インタフエース回路は、受信回路がデコー
ド出力を送出したのち、中央処理装置に割り込み
要求を出力し、これにより中央処理装置は、デー
タ出力とデコード出力が出揃つた状態で、これら
の出力を処理することができ、従つてデコード出
力がデータ出力に出揃うまでの間、ソフトウエア
により中央処理装置を待機状態に保つ必要はな
く、中央処理装置の処理能力を高めたり、全体の
処理時間を短縮したりすることができる等の優れ
た効果を奏する。
したデータに関するデコード出力を、データ出力
よりも遅れて送出する受信回路と、この受信回路
のデータ出力とデコード出力をラツチするインタ
フエース回路の間に、受信回路のデコード出力に
より作動し、インタフエース回路へのストローブ
信号を発生するストローブ信号発生回路を設けた
から、インタフエース回路は、受信回路がデコー
ド出力を送出したのち、中央処理装置に割り込み
要求を出力し、これにより中央処理装置は、デー
タ出力とデコード出力が出揃つた状態で、これら
の出力を処理することができ、従つてデコード出
力がデータ出力に出揃うまでの間、ソフトウエア
により中央処理装置を待機状態に保つ必要はな
く、中央処理装置の処理能力を高めたり、全体の
処理時間を短縮したりすることができる等の優れ
た効果を奏する。
第１，２図は、それぞれこの発明のデータ転送
装置の一実施例を示す回路構成図及び回路各部の
信号波形図、第３，４図は、それぞれ従来のデー
タ転送装置の一例を示す回路構成図及び回路各部
の信号波形図である。 １…受信回路、２…インタフエース回路、３…
中央処理装置、１１…データ転送装置、１２…ス
トローブ信号発生回路。
装置の一実施例を示す回路構成図及び回路各部の
信号波形図、第３，４図は、それぞれ従来のデー
タ転送装置の一例を示す回路構成図及び回路各部
の信号波形図である。 １…受信回路、２…インタフエース回路、３…
中央処理装置、１１…データ転送装置、１２…ス
トローブ信号発生回路。
Claims (1)
- １ 受信したデータに関するデコード出力を、デ
ータ出力よりも遅れて送出する受信回路と、この
受信回路から送られてくるデータ出力とデコード
出力を、外部からのストローブ信号によりラツチ
するとともに、割り込み要求を出力するインタフ
エース回路と、このインタフエース回路からの割
り込み要求により、インタフエース回路のラツチ
データを処理する中央処理回路と、前記受信回路
のデコード出力により作動し、前記インタフエー
ス回路へのストローブ信号を発生するストローブ
信号発生回路とからなるデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20530284A JPS6184199A (ja) | 1984-09-29 | 1984-09-29 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20530284A JPS6184199A (ja) | 1984-09-29 | 1984-09-29 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184199A JPS6184199A (ja) | 1986-04-28 |
| JPH03957B2 true JPH03957B2 (ja) | 1991-01-09 |
Family
ID=16504703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20530284A Granted JPS6184199A (ja) | 1984-09-29 | 1984-09-29 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184199A (ja) |
-
1984
- 1984-09-29 JP JP20530284A patent/JPS6184199A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184199A (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4756006A (en) | Bus transceiver | |
| JPS5827526B2 (ja) | クロック装置 | |
| US5373204A (en) | Self-timed clocking transfer control circuit | |
| JPS62155651A (ja) | 同期ハンドシエイク発生のための方法及び装置 | |
| US5148052A (en) | Recirculating transparent latch employing a multiplexing circuit | |
| US5479646A (en) | Method and apparatus for obtaining data from a data circuit utilizing alternating clock pulses to gate the data to the output | |
| US3999170A (en) | Multiple access interconnect system | |
| JPH03957B2 (ja) | ||
| JP2563679B2 (ja) | 双方向入出力信号分離回路 | |
| JPS5995662A (ja) | メモリアクセス選択回路 | |
| US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| US5253356A (en) | Direct memory access (DMA) request controlling arrangement including sample and hold circuits and capable of handling immediately successive DMA requests | |
| KR880002509Y1 (ko) | 퍼스널 컴퓨터의 네트워크 인터페이스 회로 | |
| JP2735366B2 (ja) | データ送受信装置 | |
| US5793235A (en) | Circuit for improving timing conditions in a data processing unit | |
| JPH01220016A (ja) | バス送出回路 | |
| JP2994906B2 (ja) | データ受信回路 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JPS6086607A (ja) | デ−タ・プロセスの順序制御方式 | |
| JPH0145279B2 (ja) | ||
| JPH04170645A (ja) | 割込調停器の割込要求入力回路 | |
| JPH0653964A (ja) | シリアルｉ／ｏの制御方式 | |
| JPS62179043A (ja) | 伝送制御装置 | |
| JPH0472427B2 (ja) |