JPH0145659B2 - - Google Patents
Info
- Publication number
- JPH0145659B2 JPH0145659B2 JP56167417A JP16741781A JPH0145659B2 JP H0145659 B2 JPH0145659 B2 JP H0145659B2 JP 56167417 A JP56167417 A JP 56167417A JP 16741781 A JP16741781 A JP 16741781A JP H0145659 B2 JPH0145659 B2 JP H0145659B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- input
- item
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
- G07G1/00—Cash registers
- G07G1/12—Cash registers electronically operated
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/08—Payment architectures
- G06Q20/20—Point-of-sale [POS] network systems
- G06Q20/202—Interconnection or interaction of plural electronic cash registers [ECR] or to host computer, e.g. network details, transfer of information from host to ECR or from ECR to ECR
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/08—Payment architectures
- G06Q20/20—Point-of-sale [POS] network systems
- G06Q20/203—Inventory monitoring
Landscapes
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Finance (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データ収集装置等へデータを伝送
する機能を有する電子レジスタに関する。
する機能を有する電子レジスタに関する。
従来、特開昭55−134471号公報に示されるよう
に端末装置から仕入れデータ（伝送データ）を中
央処理装置へ伝送するものがあつた。そして、こ
のようなものの伝送データを伝送するための一般
的な構成としては、伝送データを記憶するための
エリアが項目別に分割されるメモリを備え、伝送
データを伝送する場合、メモリから順次発注デー
タを読み出し各項目の桁数を判別して各項目毎の
伝送データを伝送するようにしている。
に端末装置から仕入れデータ（伝送データ）を中
央処理装置へ伝送するものがあつた。そして、こ
のようなものの伝送データを伝送するための一般
的な構成としては、伝送データを記憶するための
エリアが項目別に分割されるメモリを備え、伝送
データを伝送する場合、メモリから順次発注デー
タを読み出し各項目の桁数を判別して各項目毎の
伝送データを伝送するようにしている。
しかしながら、項目別に分割されたエリアは桁
数が固定的であり、しかも、所定容量のメモリエ
リアを有するものであつた。
数が固定的であり、しかも、所定容量のメモリエ
リアを有するものであつた。
したがつて、伝送データ量の少ない場合であつ
ても伝送データを記憶するためのメモリエリアは
固定的に所定容量分確保されており、空きエリア
は無駄なものとなつていた。
ても伝送データを記憶するためのメモリエリアは
固定的に所定容量分確保されており、空きエリア
は無駄なものとなつていた。
また、メモリの項目別の桁数が変更できないた
め、店毎に異なる、例えば、商品コード体系
（JANコード、NW−７等）に対応できなかつ
た。
め、店毎に異なる、例えば、商品コード体系
（JANコード、NW−７等）に対応できなかつ
た。
さらに、伝送データを伝送する場合、各項目単
位に伝送するためにその伝送処理が複雑となり端
末装置に負担をかけている。
位に伝送するためにその伝送処理が複雑となり端
末装置に負担をかけている。
この発明の課題は、メモリの有効利用を計るこ
と、伝送データを記憶するメモリエリアを可変と
することで、店毎に異なるコード体系に対応でき
るようにすることおよび、伝送データの処理を簡
略化して端末装置（電子レジスタ）の負担を軽減
することである。
と、伝送データを記憶するメモリエリアを可変と
することで、店毎に異なるコード体系に対応でき
るようにすることおよび、伝送データの処理を簡
略化して端末装置（電子レジスタ）の負担を軽減
することである。
この発明の手段は次の通りである。
入力された売上データを分類別に累計して記憶
するデータ記憶手段イ（メモリ６等に相当。な
お、第６図の機能ブロツク図を参照、以下同じ）
を備えた電子レジスタにおいて、 前記データ記憶手段イ内には空領域よりなり入
力データを記憶する入力データ記憶手段ロ（入力
メモリＴ等に相当）を有し、 複数の項目データから構成される入力データに
対応して各項目の項目別桁数を予じめ入力設定す
る設定手段ハ（入力部１等に相当）、 前記入力設定された項目別桁数を記憶する桁数
記憶手段ニ（ＰレジスタおよびＱレジスタ等に相
当）、 特定入力モード指定が有つた場合に、前記入力
データの各項目データを前記桁数記憶手段ニの対
応する項目の項目別桁数によつて区分する区分手
段ホ（CPU２等に相当）、 この区分手段ホで区分された前記入力データを
前記データ記憶手段イの空領域よりなる入力デー
タ記憶手段ロへ入力順に逐次書き込む書き込み手
段ヘ（CPU２等に相当） 前記書き込み手段ヘに書き込まれた前記入力デ
ータを所定の伝送指定に基づき伝送する伝送手段
ト（伝送制御部５等に相当）、 とを具備するものである。
するデータ記憶手段イ（メモリ６等に相当。な
お、第６図の機能ブロツク図を参照、以下同じ）
を備えた電子レジスタにおいて、 前記データ記憶手段イ内には空領域よりなり入
力データを記憶する入力データ記憶手段ロ（入力
メモリＴ等に相当）を有し、 複数の項目データから構成される入力データに
対応して各項目の項目別桁数を予じめ入力設定す
る設定手段ハ（入力部１等に相当）、 前記入力設定された項目別桁数を記憶する桁数
記憶手段ニ（ＰレジスタおよびＱレジスタ等に相
当）、 特定入力モード指定が有つた場合に、前記入力
データの各項目データを前記桁数記憶手段ニの対
応する項目の項目別桁数によつて区分する区分手
段ホ（CPU２等に相当）、 この区分手段ホで区分された前記入力データを
前記データ記憶手段イの空領域よりなる入力デー
タ記憶手段ロへ入力順に逐次書き込む書き込み手
段ヘ（CPU２等に相当） 前記書き込み手段ヘに書き込まれた前記入力デ
ータを所定の伝送指定に基づき伝送する伝送手段
ト（伝送制御部５等に相当）、 とを具備するものである。
なお、カツコ内は上記各手段が実施例において
はどのように具体化されたかを明瞭にするために
付加したものである。
はどのように具体化されたかを明瞭にするために
付加したものである。
この発明の手段の作用は次の通りである。
先ず、電子レジスタはデータ記憶手段イに、入
力された売上データを部門別等の分類別に累計し
て記憶する。
力された売上データを部門別等の分類別に累計し
て記憶する。
また、設定手段ハにより、複数の項目データか
ら構成される、例えば、メーカーコード、商品コ
ード、個数データ等の入力データに対応して各項
目の項目別桁数が予じめ設定され、この入力設定
された項目別桁数が桁数記憶手段ニに記憶され
る。
ら構成される、例えば、メーカーコード、商品コ
ード、個数データ等の入力データに対応して各項
目の項目別桁数が予じめ設定され、この入力設定
された項目別桁数が桁数記憶手段ニに記憶され
る。
そして、特定入力モード指定が有つた場合に、
区分手段ホによつて前記入力データの各項目デー
タが前記桁数記憶手段ニの対応する項目の項目別
桁数によつて区分され、書き込み手段ヘによつて
前記入力データが前記データ記憶手段イの空領域
よりなる入力データ記憶手段ロに入力順に逐次書
き込まれ、点検モード等で特定キーを操作するこ
とで前記入力データは伝送手段トによつて伝送さ
れる。
区分手段ホによつて前記入力データの各項目デー
タが前記桁数記憶手段ニの対応する項目の項目別
桁数によつて区分され、書き込み手段ヘによつて
前記入力データが前記データ記憶手段イの空領域
よりなる入力データ記憶手段ロに入力順に逐次書
き込まれ、点検モード等で特定キーを操作するこ
とで前記入力データは伝送手段トによつて伝送さ
れる。
したがつて、入力データ記憶手段ロへのデータ
の書き込みは入力側に逐次書き込むだけでよく、
書き込み処理が簡略化できる。また、書き込まれ
たデータを伝送する際も、従来の如く、項目単位
に区別して伝送する必要はなく、記憶されている
データを逐次出力するだけでよいため、伝送処理
を簡略化できる。特に、電子レジスタに通常備え
られている点検・精算処理等の伝送機能を使用で
きる。
の書き込みは入力側に逐次書き込むだけでよく、
書き込み処理が簡略化できる。また、書き込まれ
たデータを伝送する際も、従来の如く、項目単位
に区別して伝送する必要はなく、記憶されている
データを逐次出力するだけでよいため、伝送処理
を簡略化できる。特に、電子レジスタに通常備え
られている点検・精算処理等の伝送機能を使用で
きる。
以下、一実施例を第１図ないし第５図を参照し
ながら説明する。
ながら説明する。
第１図は電子レジスタの概略システム構成図を
示し、符号１は入力部で、ここには置数キー、部
門別キー、現／預かりキーなどのほかMK（モー
ド設定）キー１ａ、IN（入力）キー１ｂ、SK（修
正）キー１ｃ、伝送キー１ｅが備えられている。
さらに入力部１には「設定」、「登録」、「点検」な
どの各モードに指定するモードスイツチ１ｄが備
えられている。この入力部１の操作信号はCPU
２へ入力される。CPU２はＸ、Ｙ、IM、Ｑ、
Ｐ、ｉ、ｊ、ｋ、ｒ、MF、SFの各レジスタが備
えられており、この各レジスタは以下の内容を一
時記憶する。すなわち、Ｘレジスタは入力部１の
置数キー操作によつて入力される数値、Ｙレジス
タはＸレジスタに記憶された数値データの桁数、
IMレジスタはあらかじめ設定されている入力モ
ード番号、Ｑレジスタは入力メモリＴに記憶する
データの桁数、Ｐレジスタは入力メモリＴに記憶
するデータの項目別の桁数、ｉレジスタは入力メ
モリＴのアドレス、ｊレジスタは入力モード時に
加算され桁数データと対応する数値、ｋレジスタ
は入力モード時に加算され、項目別の桁数データ
と対応する数値、ｒレジスタは入力メモリＴの内
容を修正するに際して遅避記憶された入力メモリ
Ｔの次のデータの書き込みを指定するアドレス、
MFレジスタは入力モードの設定状態にあること
を示すフラグ、SFレジスタは入力メモリＴの内
容を修正中を示すフラグを一時記憶する。そして
CPU２はシステム全体の制御を行うと共に表示
部３へ表示データを、印字部４へ印字データを、
伝送制御部５へ伝送データを夫々出力し、更にメ
モリ６との間においてデータの授受を行う。前記
表示部３は入力された表示データの表示を行い、
また印字部４は入力された印字データを記録紙へ
印字する。前記伝送制御部５は入力された伝送デ
ータをデータ収集装置（図示せず）に送出し、ま
たデータ収集装置から送出された信号をCPU２
へ送出する。
示し、符号１は入力部で、ここには置数キー、部
門別キー、現／預かりキーなどのほかMK（モー
ド設定）キー１ａ、IN（入力）キー１ｂ、SK（修
正）キー１ｃ、伝送キー１ｅが備えられている。
さらに入力部１には「設定」、「登録」、「点検」な
どの各モードに指定するモードスイツチ１ｄが備
えられている。この入力部１の操作信号はCPU
２へ入力される。CPU２はＸ、Ｙ、IM、Ｑ、
Ｐ、ｉ、ｊ、ｋ、ｒ、MF、SFの各レジスタが備
えられており、この各レジスタは以下の内容を一
時記憶する。すなわち、Ｘレジスタは入力部１の
置数キー操作によつて入力される数値、Ｙレジス
タはＸレジスタに記憶された数値データの桁数、
IMレジスタはあらかじめ設定されている入力モ
ード番号、Ｑレジスタは入力メモリＴに記憶する
データの桁数、Ｐレジスタは入力メモリＴに記憶
するデータの項目別の桁数、ｉレジスタは入力メ
モリＴのアドレス、ｊレジスタは入力モード時に
加算され桁数データと対応する数値、ｋレジスタ
は入力モード時に加算され、項目別の桁数データ
と対応する数値、ｒレジスタは入力メモリＴの内
容を修正するに際して遅避記憶された入力メモリ
Ｔの次のデータの書き込みを指定するアドレス、
MFレジスタは入力モードの設定状態にあること
を示すフラグ、SFレジスタは入力メモリＴの内
容を修正中を示すフラグを一時記憶する。そして
CPU２はシステム全体の制御を行うと共に表示
部３へ表示データを、印字部４へ印字データを、
伝送制御部５へ伝送データを夫々出力し、更にメ
モリ６との間においてデータの授受を行う。前記
表示部３は入力された表示データの表示を行い、
また印字部４は入力された印字データを記録紙へ
印字する。前記伝送制御部５は入力された伝送デ
ータをデータ収集装置（図示せず）に送出し、ま
たデータ収集装置から送出された信号をCPU２
へ送出する。
前記メモリ６は部門別に売上合計データを記憶
する部門別合計メモリＡと、現金売り、貸売り、
信用売りなど取引別に売上合計データを記憶する
取引別合計メモリＢと、責任者別に売上合計デー
タを記憶する責任者別メモリＣが備えられている
ほか、入力部１のキー操作によつて直接、データ
の書き込みが行なわれる入力メモリＴが備えられ
ている。
する部門別合計メモリＡと、現金売り、貸売り、
信用売りなど取引別に売上合計データを記憶する
取引別合計メモリＢと、責任者別に売上合計デー
タを記憶する責任者別メモリＣが備えられている
ほか、入力部１のキー操作によつて直接、データ
の書き込みが行なわれる入力メモリＴが備えられ
ている。
次に、この実施例の動作について説明する。
まず、メモリ６の入力メモリＴにデータの書き
込みを行うに先だつて、入力メモリＴのフオーマ
ツトを指定する。このため、モードスイツチ１ｄ
を「設定」モードに指定した後、複数項目からな
るデータの各項目別の桁数を入力する。たとえ
ば、４桁のデータからなるメーカコード、５桁の
データからなる商品コード、６桁のデータからな
る個数データを３つの項目からなるデータとして
入力メモリＴに書き込む場合には、前記各項目の
最大桁数に相当する数値４、５、６を順次置数キ
ーを操作して入力した後、INキー１ｂを操作す
ると、第２図のフローに従つた動作が実行され
る。
込みを行うに先だつて、入力メモリＴのフオーマ
ツトを指定する。このため、モードスイツチ１ｄ
を「設定」モードに指定した後、複数項目からな
るデータの各項目別の桁数を入力する。たとえ
ば、４桁のデータからなるメーカコード、５桁の
データからなる商品コード、６桁のデータからな
る個数データを３つの項目からなるデータとして
入力メモリＴに書き込む場合には、前記各項目の
最大桁数に相当する数値４、５、６を順次置数キ
ーを操作して入力した後、INキー１ｂを操作す
ると、第２図のフローに従つた動作が実行され
る。
すなわち、ステツプS1においてCPU２のＸレ
ジスタに記憶された数値データの桁数データが
CPU２のＱレジスタに転送される。次いでステ
ツプS2の実行に移り、Ｑレジスタに記憶された桁
数データが最大制限桁数である「９」を越えたか
否かの判断が実行され、桁数データが「９」以内
と判断されると桁数データの入力が有効となりス
テツプS3に移る。ステツプS3の実行において、入
力メモリＴの内容がクリアされる。次いでステツ
プS4に移りCPU２のｉレジスタに入力メモリＴ
の最初の記憶領域を指定するアドレスデータ
“ｎ”が書き込まれる。次いでステツプS5に移り、
Ｘレジスタの桁数データの配列が逆転された後、
CPU２のＰレジスタに転送される。前記ステツ
プS2においてＱレジスタの桁数データが「９」よ
り大であると判断されるとステツプS6に移り、Ｑ
レジスタに“０”が書き込まれ、入力された桁数
データは無効とされる。
ジスタに記憶された数値データの桁数データが
CPU２のＱレジスタに転送される。次いでステ
ツプS2の実行に移り、Ｑレジスタに記憶された桁
数データが最大制限桁数である「９」を越えたか
否かの判断が実行され、桁数データが「９」以内
と判断されると桁数データの入力が有効となりス
テツプS3に移る。ステツプS3の実行において、入
力メモリＴの内容がクリアされる。次いでステツ
プS4に移りCPU２のｉレジスタに入力メモリＴ
の最初の記憶領域を指定するアドレスデータ
“ｎ”が書き込まれる。次いでステツプS5に移り、
Ｘレジスタの桁数データの配列が逆転された後、
CPU２のＰレジスタに転送される。前記ステツ
プS2においてＱレジスタの桁数データが「９」よ
り大であると判断されるとステツプS6に移り、Ｑ
レジスタに“０”が書き込まれ、入力された桁数
データは無効とされる。
しかして、置数キー４、５、６、INキー１ｂ
を順次操作した場合にはステツプS1〜S5が順次実
行される結果、Ｑレジスタには「３」が、またＰ
レジスタには「654」が記憶される。
を順次操作した場合にはステツプS1〜S5が順次実
行される結果、Ｑレジスタには「３」が、またＰ
レジスタには「654」が記憶される。
前述のように入力する項目別に桁数の設定を行
なつた後、モードスイツチ１ｄを「登録」モード
に指定して登録操作を行うと、入力された売上デ
ータはメモリ６の対応する部門別合計メモリＡ、
責任者別合計メモリＣの各記憶領域に累計され
る。そして、一顧客分の登録終了時に現／預かり
キーなどの取引別キーを操作すると、入力された
売上データの小計がメモリ６の取引別合計メモリ
Ｂの現金売上合計データへ累計され、また印字部
４において入力された各データが印字されたレシ
ートが発行される。ところで、店に商品の在庫が
無くなつた場合、その商品を発注するためにメー
カコード、商品コード、個数データを入力メモリ
Ｔへ書き込むとする。この場合、一顧客の登録が
終了してレシートが発行された後、CPU２のIM
レジスタにあらかじめ設定されている入力モード
番号を入力し、MKキー１ａを操作すると第３図
のフローに従つた動作が実行される。
なつた後、モードスイツチ１ｄを「登録」モード
に指定して登録操作を行うと、入力された売上デ
ータはメモリ６の対応する部門別合計メモリＡ、
責任者別合計メモリＣの各記憶領域に累計され
る。そして、一顧客分の登録終了時に現／預かり
キーなどの取引別キーを操作すると、入力された
売上データの小計がメモリ６の取引別合計メモリ
Ｂの現金売上合計データへ累計され、また印字部
４において入力された各データが印字されたレシ
ートが発行される。ところで、店に商品の在庫が
無くなつた場合、その商品を発注するためにメー
カコード、商品コード、個数データを入力メモリ
Ｔへ書き込むとする。この場合、一顧客の登録が
終了してレシートが発行された後、CPU２のIM
レジスタにあらかじめ設定されている入力モード
番号を入力し、MKキー１ａを操作すると第３図
のフローに従つた動作が実行される。
すなわち、ステツプS11の実行においてMKキ
ー１ａの操作は登録終了後の操作であるか否かの
判断が実行され、否と判断されると無効として処
理され、YESと判断されるとステツプS12に移る。
ステツプS12の実行において、Ｘレジスタの内容
が「０」であるか否かの判断が実行され、否と判
断されると置数キー操作が行なわれたとみなされ
てステツプS13に移る。ステツプS13の実行におい
て、Ｘレジスタの数値データがCPU２のIMレジ
スタに設定されている入力モードデータと一致し
たか否かの判断が実行され、否と判断されると無
効として処理され、YESと判断されるとステツ
プS14において、CPU２のMFレジスタに入力モ
ード設定を示すフラグ“１”が書き込まれる。次
いでステツプS15に移り、CPU２のｊレジスタに
“０”が書き込まれる。このようにステツプS13〜
S15において入力モード設定動作が実行される。
ー１ａの操作は登録終了後の操作であるか否かの
判断が実行され、否と判断されると無効として処
理され、YESと判断されるとステツプS12に移る。
ステツプS12の実行において、Ｘレジスタの内容
が「０」であるか否かの判断が実行され、否と判
断されると置数キー操作が行なわれたとみなされ
てステツプS13に移る。ステツプS13の実行におい
て、Ｘレジスタの数値データがCPU２のIMレジ
スタに設定されている入力モードデータと一致し
たか否かの判断が実行され、否と判断されると無
効として処理され、YESと判断されるとステツ
プS14において、CPU２のMFレジスタに入力モ
ード設定を示すフラグ“１”が書き込まれる。次
いでステツプS15に移り、CPU２のｊレジスタに
“０”が書き込まれる。このようにステツプS13〜
S15において入力モード設定動作が実行される。
前記ステツプS12においてＸレジスタの内容が
「０」であると判断されると入力モード番号が置
数されて無いと判断されてステツプS16に移る。
ステツプS16において、MFレジスタに入力モー
ド設定フラグ“１”が記憶されているか否かの判
断が実行され、否と判断されるとMKキー１ａの
操作は無効として処理され、YESと判断される
とステツプS17に移る。ステツプS17において、
CPU２のSFレジスタに入力メモリＴの内容の修
正中を示すフラグ“１”が記憶されているか否か
の判断が実行され、否と判断されるとステツプ
S18に移る。ステツプS18において、MFレジスタ
に“０”が書き込まれ、入力モード設定状態が解
除され、以後通常の「登録」モード状態へと復帰
する。前記ステツプS17において、SFレジスタに
修正フラグ“１”が記憶されていると判断される
とステツプS19に移り、ここで入力メモリＴの内
容を修正するに際してCPU２のｒレジスタに退
避記憶されたアドレスデータがｉレジスタに転送
される。次いでステツプS20に移り、SFレジスタ
に“０”が書き込まれて修正状態が解除され、以
後、入力モードにおけるデータ書き込み状態に設
定される。
「０」であると判断されると入力モード番号が置
数されて無いと判断されてステツプS16に移る。
ステツプS16において、MFレジスタに入力モー
ド設定フラグ“１”が記憶されているか否かの判
断が実行され、否と判断されるとMKキー１ａの
操作は無効として処理され、YESと判断される
とステツプS17に移る。ステツプS17において、
CPU２のSFレジスタに入力メモリＴの内容の修
正中を示すフラグ“１”が記憶されているか否か
の判断が実行され、否と判断されるとステツプ
S18に移る。ステツプS18において、MFレジスタ
に“０”が書き込まれ、入力モード設定状態が解
除され、以後通常の「登録」モード状態へと復帰
する。前記ステツプS17において、SFレジスタに
修正フラグ“１”が記憶されていると判断される
とステツプS19に移り、ここで入力メモリＴの内
容を修正するに際してCPU２のｒレジスタに退
避記憶されたアドレスデータがｉレジスタに転送
される。次いでステツプS20に移り、SFレジスタ
に“０”が書き込まれて修正状態が解除され、以
後、入力モードにおけるデータ書き込み状態に設
定される。
前述のように入力モード番号を入力してMKキ
ー１ａを操作すると、MFレジスタに入力モード
設定フラグ“１”が記憶され、以後電子レジスタ
は入力モードに設定される。この後、置数キー
1222、INキー１ｂ、置数キー24331、INキー１
ｂ、置数キー80、INキー１ｂを順次操作してメ
ーカコード、商品コード、個数データを夫々対応
して順次入力する。このとき、INキー１ｂが操
作される都度第４図のフローに従つた動作が実行
される。すなわち、ステツプS21の実行において、
MFレジスタに入力モード設定フラグ“１”が記
憶されているか否かの判断が実行され、否と判断
されるとINキー操作はエラーとして処理される。
次いでステツプS22の実行に移り、CPU２のｋレ
ジスタに初期値“１”が設定される。次いでステ
ツプS23の実行に移り、前記ステツプ15において
入力モード設定時に“０”が書き込まれたｊレジ
スタの内容に“１”が加算される。次いでステツ
プS24の実行に移り、ｊレジスタの内容がCPU２
のＱレジスタに記憶された項目数データ以下であ
るか否かの判断が実行され、否と判断されるとス
テツプS25に移る。ステツプS25においてｊレジス
タにＰレジスタの最下位桁を指定する“１”が書
き込まれ、この後ステツプS26に移る。前記ステ
ツプS24においてｊレジスタの内容がＱレジスタ
の項目数データ以下である場合もステツプS26に
移り、Ｘレジスタに記憶された数値データの桁数
がCPU２のＹレジスタに転送される。次いでス
テツプS27の実行に移り、Ｙレジスタの内容が
“０”であるか否かの判断が実行され、否と判断
されるとINキー１ｂ操作直前に置数キー操作が
行なわれたとみなされてステツプS28に移る。ス
テツプS28において、ｊレジスタの内容によつて
指定されるＰレジスタの桁Ｐ（ｊ）に記憶された
桁数データがＹレジスタの今回入力された数値デ
ータの桁数データ以上であるか否かの判断が実行
され、否と判断されるとステツプS29に移る。ス
テツプS29において、ｉレジスタのアドレスデー
タが入力メモリＴの最終アドレス“ｍ”以下であ
るか否かの判断が実行され、YESと判断される
とステツプS30に移る。ステツプS30において、ｋ
レジスタの内容によつて指定されるＸレジスタの
桁Ｘ（ｋ）に記憶された数値データがｉレジスタ
のアドレスデータによつて指定される入力メモリ
Ｔの記憶領域Ｔ（ｉ）に転送される。次いでステ
ツプS31の実行に移り、ｋレジスタの内容が＋１
される。次いでステツプS32の実行に移り、ｋレ
ジスタの内容がｊレジスタの内容によつて指定さ
れるＰレジスタの桁Ｐ（ｊ）の桁数データ以下で
あるか否かの判断が実行され、YESと判断され
るとステツプS33に移る。ステツプS33において、
ｉレジスタのアドレスデータに“１”が加算さ
れ、この後ステツプS29に戻る。このようにステ
ツプS29〜S33が順次繰り返し実行され、Ｘレジス
タに記憶された数値データが順次入力メモリＴの
記憶領域に書き込まれる。
ー１ａを操作すると、MFレジスタに入力モード
設定フラグ“１”が記憶され、以後電子レジスタ
は入力モードに設定される。この後、置数キー
1222、INキー１ｂ、置数キー24331、INキー１
ｂ、置数キー80、INキー１ｂを順次操作してメ
ーカコード、商品コード、個数データを夫々対応
して順次入力する。このとき、INキー１ｂが操
作される都度第４図のフローに従つた動作が実行
される。すなわち、ステツプS21の実行において、
MFレジスタに入力モード設定フラグ“１”が記
憶されているか否かの判断が実行され、否と判断
されるとINキー操作はエラーとして処理される。
次いでステツプS22の実行に移り、CPU２のｋレ
ジスタに初期値“１”が設定される。次いでステ
ツプS23の実行に移り、前記ステツプ15において
入力モード設定時に“０”が書き込まれたｊレジ
スタの内容に“１”が加算される。次いでステツ
プS24の実行に移り、ｊレジスタの内容がCPU２
のＱレジスタに記憶された項目数データ以下であ
るか否かの判断が実行され、否と判断されるとス
テツプS25に移る。ステツプS25においてｊレジス
タにＰレジスタの最下位桁を指定する“１”が書
き込まれ、この後ステツプS26に移る。前記ステ
ツプS24においてｊレジスタの内容がＱレジスタ
の項目数データ以下である場合もステツプS26に
移り、Ｘレジスタに記憶された数値データの桁数
がCPU２のＹレジスタに転送される。次いでス
テツプS27の実行に移り、Ｙレジスタの内容が
“０”であるか否かの判断が実行され、否と判断
されるとINキー１ｂ操作直前に置数キー操作が
行なわれたとみなされてステツプS28に移る。ス
テツプS28において、ｊレジスタの内容によつて
指定されるＰレジスタの桁Ｐ（ｊ）に記憶された
桁数データがＹレジスタの今回入力された数値デ
ータの桁数データ以上であるか否かの判断が実行
され、否と判断されるとステツプS29に移る。ス
テツプS29において、ｉレジスタのアドレスデー
タが入力メモリＴの最終アドレス“ｍ”以下であ
るか否かの判断が実行され、YESと判断される
とステツプS30に移る。ステツプS30において、ｋ
レジスタの内容によつて指定されるＸレジスタの
桁Ｘ（ｋ）に記憶された数値データがｉレジスタ
のアドレスデータによつて指定される入力メモリ
Ｔの記憶領域Ｔ（ｉ）に転送される。次いでステ
ツプS31の実行に移り、ｋレジスタの内容が＋１
される。次いでステツプS32の実行に移り、ｋレ
ジスタの内容がｊレジスタの内容によつて指定さ
れるＰレジスタの桁Ｐ（ｊ）の桁数データ以下で
あるか否かの判断が実行され、YESと判断され
るとステツプS33に移る。ステツプS33において、
ｉレジスタのアドレスデータに“１”が加算さ
れ、この後ステツプS29に戻る。このようにステ
ツプS29〜S33が順次繰り返し実行され、Ｘレジス
タに記憶された数値データが順次入力メモリＴの
記憶領域に書き込まれる。
前記ステツプS27において、Ｙレジスタの内容
が“０”で、INキー１ｂの操作直前に置数キー
が操作されていないと判断されるとステツプS34
に移る。ステツプS34の実行において、CPU２の
SFレジスタに修正フラグ“１”が記憶されてい
るか否かの判断が実行され、YESと判断される
とステツプS35に移る。ステツプS35の実行におい
て、ｉレジスタのアドレスデータによつて指定さ
れる記憶領域Ｔ（ｉ）に記憶された数値データが
ｋレジスタによつて指定されるＸレジスタの桁Ｘ
（ｋ）に転送される。次いでステツプS36の実行に
移り、ｋレジスタの内容が＋１される。次いでス
テツプS37に移り、ｋレジスタの内容がｊレジス
タによつて指定されるＰレジスタの桁Ｐ（ｊ）に
記憶された桁数データ以下であるか否かの判断が
実行され、YESと判断されるとステツプS38に移
る。ステツプS38においてｉレジスタのアドレス
データから“１”が加算され、この後ステツプ
S35に戻る。このようにステツプS35〜S38が繰り
返し実行され、入力メモリＴの所定の記憶領域に
記憶された所定の桁数分の数値データがＸレジス
タに転送される。
が“０”で、INキー１ｂの操作直前に置数キー
が操作されていないと判断されるとステツプS34
に移る。ステツプS34の実行において、CPU２の
SFレジスタに修正フラグ“１”が記憶されてい
るか否かの判断が実行され、YESと判断される
とステツプS35に移る。ステツプS35の実行におい
て、ｉレジスタのアドレスデータによつて指定さ
れる記憶領域Ｔ（ｉ）に記憶された数値データが
ｋレジスタによつて指定されるＸレジスタの桁Ｘ
（ｋ）に転送される。次いでステツプS36の実行に
移り、ｋレジスタの内容が＋１される。次いでス
テツプS37に移り、ｋレジスタの内容がｊレジス
タによつて指定されるＰレジスタの桁Ｐ（ｊ）に
記憶された桁数データ以下であるか否かの判断が
実行され、YESと判断されるとステツプS38に移
る。ステツプS38においてｉレジスタのアドレス
データから“１”が加算され、この後ステツプ
S35に戻る。このようにステツプS35〜S38が繰り
返し実行され、入力メモリＴの所定の記憶領域に
記憶された所定の桁数分の数値データがＸレジス
タに転送される。
前記ステツプS32、S37においてｋレジスタの内
容が桁Ｐ（ｊ）の桁数データより大であると判断
され、夫々対応して修正に係る一連のデータの読
み出しが終了したとみなすか、あるいは入力メモ
リＴへのＸレジスタのデータの書き込みが終了し
たとみなされた場合はステツプS39に移る。ステ
ツプS39の実行において、ｊレジスタに記憶され
たアイテム数データがＸレジスタの最上位桁
XMSDに転送される。次いでステツプS40に移り、
Ｘレジスタの内容が表示部３において表示される
と共に、印字部４において記録紙に印字される。
容が桁Ｐ（ｊ）の桁数データより大であると判断
され、夫々対応して修正に係る一連のデータの読
み出しが終了したとみなすか、あるいは入力メモ
リＴへのＸレジスタのデータの書き込みが終了し
たとみなされた場合はステツプS39に移る。ステ
ツプS39の実行において、ｊレジスタに記憶され
たアイテム数データがＸレジスタの最上位桁
XMSDに転送される。次いでステツプS40に移り、
Ｘレジスタの内容が表示部３において表示される
と共に、印字部４において記録紙に印字される。
前記ステツプ28において桁Ｐ（ｊ）に記憶され
た桁数データがＹレジスタの今回入力された数値
データの桁数データより小と判断された場合、あ
るいは前記ステツプS29においてｉレジスタのア
ドレスデータが入力メモリＴの最終アドレス
“ｍ”より大と判断された場合、あるいは前記ス
テツプS34においてSFレジスタに修正フラグ
“１”が記憶されて無いと判断された場合はステ
ツプS41に移る。ステツプ41において、操作され
たINキー１ｂは無効として表示部３においてエ
ラー表示が行なわれる。
た桁数データがＹレジスタの今回入力された数値
データの桁数データより小と判断された場合、あ
るいは前記ステツプS29においてｉレジスタのア
ドレスデータが入力メモリＴの最終アドレス
“ｍ”より大と判断された場合、あるいは前記ス
テツプS34においてSFレジスタに修正フラグ
“１”が記憶されて無いと判断された場合はステ
ツプS41に移る。ステツプ41において、操作され
たINキー１ｂは無効として表示部３においてエ
ラー表示が行なわれる。
しかして、前述のようにメーカコード1222を入
力してINキー１ｂを操作すると、前記ステツプ
S21〜S31が順次実行され、続けてステツプS32、
S33、S29〜S31が順次繰り返し３回実行される結
果、入力メモリＴの記憶領域Ｔ（ｎ）〜Ｔ（ｎ）＋
３）に順次メーカコード1222が書き込まれる。続
いてステツプS39、S40が順次実行される結果、表
示部３において３つの項目のうち１番目の項目を
示す「１」と入力されたメーカコード「1222」が
表示され、さらに同データが印字される。続けて
商品コード、個数データをINキー１ｂの操作に
よつて入力した場合にも前述と同様の動作が実行
され入力メモリＴの記憶領域Ｔ（ｎ＋４）〜Ｔ（ｎ
＋８）に商品コード「24331」が、記憶領域Ｔ（ｎ
＋９）〜Ｔ（ｎ＋14）に個数データ「000080」が
書き込まれ、同データは夫々表示部３において項
目の順番を示すデータ「２」、「３」と共に表示さ
れる。
力してINキー１ｂを操作すると、前記ステツプ
S21〜S31が順次実行され、続けてステツプS32、
S33、S29〜S31が順次繰り返し３回実行される結
果、入力メモリＴの記憶領域Ｔ（ｎ）〜Ｔ（ｎ）＋
３）に順次メーカコード1222が書き込まれる。続
いてステツプS39、S40が順次実行される結果、表
示部３において３つの項目のうち１番目の項目を
示す「１」と入力されたメーカコード「1222」が
表示され、さらに同データが印字される。続けて
商品コード、個数データをINキー１ｂの操作に
よつて入力した場合にも前述と同様の動作が実行
され入力メモリＴの記憶領域Ｔ（ｎ＋４）〜Ｔ（ｎ
＋８）に商品コード「24331」が、記憶領域Ｔ（ｎ
＋９）〜Ｔ（ｎ＋14）に個数データ「000080」が
書き込まれ、同データは夫々表示部３において項
目の順番を示すデータ「２」、「３」と共に表示さ
れる。
前述のように入力した各項目のデータのうち、
たとえば商品コードを誤まつて入力した場合に
は、以下に述べる修正動作が実行される。まず、
誤まつて入力した商品コードに対応するメーカコ
ード1222を置数した後、SKキー１ｃを操作する
と第５図のフローに従つた動作が実行される。
たとえば商品コードを誤まつて入力した場合に
は、以下に述べる修正動作が実行される。まず、
誤まつて入力した商品コードに対応するメーカコ
ード1222を置数した後、SKキー１ｃを操作する
と第５図のフローに従つた動作が実行される。
すなわち、ステツプS51の実行において、MF
レジスタに入力モードフラグ“１”が記憶されて
いるか否かの判断が実行され、否と判断されると
操作されたSKキー１ｃは無効としてエラー処理
され、YESと判断されるとステツプS52に移る。
ステツプS52においてSFレジスタに修正フラグ
“１”が書き込まれる。次いで、ステツプS53の実
行に移り、ｉレジスタに記憶された入力メモリＴ
の次のデータの書き込みを指定するアドレスデー
タがCPU２のｒレジスタに転送される。次いで
ステツプS54に移り、ｉレジスタにアドレスデー
タ“ｎ−１”が書き込まれ、初期値設定が行なわ
れる。次いでステツプS55の実行に移り、ｊレジ
スタ、ｋレジスタに夫々“１”が書き込まれる。
次いでステツプS56に移り、ｉレジスタのアドレ
スデータが＋１される。次いでステツプS57に移
り、ｉレジスタのアドレスデータが入力メモリＴ
の最終アドレス“ｍ”以下であるか否かの判断が
実行され、YESと判断されるとステツプS58に移
る。ステツプS58の実行において、ｉレジスタの
アドレスデータによつて指定される入力メモリＴ
の記憶領域Ｔ（ｉ）に記憶された数値データがｋ
レジスタの内容によつて指定されるＹレジスタの
桁Ｙ（ｋ）に転送される。次いでステツプS59の実
行に移り、ｋレジスタの内容に“１”が加算され
る。次いでステツプS60の実行に移り、ｋレジス
タの内容はｊレジスタによつて指定されるＰレジ
スタの桁Ｐ（ｊ）の桁数データ以下であるか否か
の判断が実行され、YESと判断されるとステツ
プS56に戻る。このようにステツプS56〜S60が順
次、桁Ｐ（ｊ）に記憶された桁数データ分だけ繰
り返し実行され、この結果、入力メモリＴから読
み出された数値データはＹレジスタに書き込まれ
る。ステツプS60においてｋレジスタの内容が桁
Ｐ（ｊ）の桁数データを越えたと判断されるとス
テツプS61に移る。ステツプS61において、Ｘレジ
スタに記憶された数値データとＹレジスタの数値
データとが等しいか否かの判断が実行され、否と
判断されると修正を行うために必要とされるデー
タが未だ読み出されて無いとみなされてステツプ
S62に移る。ステツプS62の実行において、ｊレジ
スタの内容に“１”が加算される。次いでステツ
プS63の実行に移り、ｊレジスタの内容はＱレジ
スタのアイテム数データ以下であるか否かの判断
が実行され、YESと判断されるとステツプS64に
移る。ステツプS64において、ｉレジスタのアド
レスデータにｊレジスタの内容によつて指定され
る桁Ｐ（ｊ）に記憶された桁数データが加算され、
アドレスの更新が行なわれ、この後ステツプS62
に戻る。このようにＹレジスタに転送されたデー
タがＸレジスタのデータと不一致の場合は、ステ
ツプS62〜S64が繰り返し実行され、この都度、ｉ
レジスタのアドレスデータは桁Ｐ（ｊ）の桁数デ
ータだけ加算される。前記ステツプS63において
ｊレジスタの内容がＱレジスタのアイテム数デー
タより大であると判断されると、ｉレジスタのス
テツプS64におけるアドレス更新が終了してステ
ツプS55に戻り、再び入力メモリＴのデータの読
み出しが行なわれる。
レジスタに入力モードフラグ“１”が記憶されて
いるか否かの判断が実行され、否と判断されると
操作されたSKキー１ｃは無効としてエラー処理
され、YESと判断されるとステツプS52に移る。
ステツプS52においてSFレジスタに修正フラグ
“１”が書き込まれる。次いで、ステツプS53の実
行に移り、ｉレジスタに記憶された入力メモリＴ
の次のデータの書き込みを指定するアドレスデー
タがCPU２のｒレジスタに転送される。次いで
ステツプS54に移り、ｉレジスタにアドレスデー
タ“ｎ−１”が書き込まれ、初期値設定が行なわ
れる。次いでステツプS55の実行に移り、ｊレジ
スタ、ｋレジスタに夫々“１”が書き込まれる。
次いでステツプS56に移り、ｉレジスタのアドレ
スデータが＋１される。次いでステツプS57に移
り、ｉレジスタのアドレスデータが入力メモリＴ
の最終アドレス“ｍ”以下であるか否かの判断が
実行され、YESと判断されるとステツプS58に移
る。ステツプS58の実行において、ｉレジスタの
アドレスデータによつて指定される入力メモリＴ
の記憶領域Ｔ（ｉ）に記憶された数値データがｋ
レジスタの内容によつて指定されるＹレジスタの
桁Ｙ（ｋ）に転送される。次いでステツプS59の実
行に移り、ｋレジスタの内容に“１”が加算され
る。次いでステツプS60の実行に移り、ｋレジス
タの内容はｊレジスタによつて指定されるＰレジ
スタの桁Ｐ（ｊ）の桁数データ以下であるか否か
の判断が実行され、YESと判断されるとステツ
プS56に戻る。このようにステツプS56〜S60が順
次、桁Ｐ（ｊ）に記憶された桁数データ分だけ繰
り返し実行され、この結果、入力メモリＴから読
み出された数値データはＹレジスタに書き込まれ
る。ステツプS60においてｋレジスタの内容が桁
Ｐ（ｊ）の桁数データを越えたと判断されるとス
テツプS61に移る。ステツプS61において、Ｘレジ
スタに記憶された数値データとＹレジスタの数値
データとが等しいか否かの判断が実行され、否と
判断されると修正を行うために必要とされるデー
タが未だ読み出されて無いとみなされてステツプ
S62に移る。ステツプS62の実行において、ｊレジ
スタの内容に“１”が加算される。次いでステツ
プS63の実行に移り、ｊレジスタの内容はＱレジ
スタのアイテム数データ以下であるか否かの判断
が実行され、YESと判断されるとステツプS64に
移る。ステツプS64において、ｉレジスタのアド
レスデータにｊレジスタの内容によつて指定され
る桁Ｐ（ｊ）に記憶された桁数データが加算され、
アドレスの更新が行なわれ、この後ステツプS62
に戻る。このようにＹレジスタに転送されたデー
タがＸレジスタのデータと不一致の場合は、ステ
ツプS62〜S64が繰り返し実行され、この都度、ｉ
レジスタのアドレスデータは桁Ｐ（ｊ）の桁数デ
ータだけ加算される。前記ステツプS63において
ｊレジスタの内容がＱレジスタのアイテム数デー
タより大であると判断されると、ｉレジスタのス
テツプS64におけるアドレス更新が終了してステ
ツプS55に戻り、再び入力メモリＴのデータの読
み出しが行なわれる。
前記ステツプS57においてｉレジスタのアドレ
スデータが入力メモリＴの最終アドレス“ｍ”を
越えた場合、あるいはステツプS61においてＸレ
ジスタの内容とＹレジスタの内容とが一致した場
合は入力メモリＴのデータの読み出しを終了して
ステツプS65に移る。ステツプS65において、入力
メモリＴから読み出されたＹレジスタ内のデータ
の最終アドレスを指定するｉレジスタのアドレス
データから桁Ｐ（ｊ）の桁数データが減算され、
前記読み出されたデータの最初のアドレスを指定
するアドレスデータとしてｉレジスタに書き込ま
れる。次いでステツプS66に移り、ｊレジスタに
“０”が書き込まれる。次いでステツプS67に移
り、Ｙレジスタに記憶されたデータが表示部３に
おいて表示される。
スデータが入力メモリＴの最終アドレス“ｍ”を
越えた場合、あるいはステツプS61においてＸレ
ジスタの内容とＹレジスタの内容とが一致した場
合は入力メモリＴのデータの読み出しを終了して
ステツプS65に移る。ステツプS65において、入力
メモリＴから読み出されたＹレジスタ内のデータ
の最終アドレスを指定するｉレジスタのアドレス
データから桁Ｐ（ｊ）の桁数データが減算され、
前記読み出されたデータの最初のアドレスを指定
するアドレスデータとしてｉレジスタに書き込ま
れる。次いでステツプS66に移り、ｊレジスタに
“０”が書き込まれる。次いでステツプS67に移
り、Ｙレジスタに記憶されたデータが表示部３に
おいて表示される。
しかして、入力メモリＴ内のデータを修正する
ためにメーカコード1222をSKキー１ｃ操作によ
つて入力すると、前記ステツプS51〜S59が順次実
行され、さらにステツプS60、S56〜S59が順次３
回繰り返し実行されて入力メモリＴの記憶領域Ｔ
（ｎ）〜Ｔ（ｎ＋３）に記憶されたメーカコード
「1222」がＹレジスタに転送される。続けてステ
ツプS61、S65〜S67が順次実行されて前記メーカ
コードが表示される。このようにして所定のメー
カコードを読み出した後、そのメーカの商品コー
ドが記憶された入力メモリＴの最初の記憶領域の
アドレスを指定するために、INキー１ｂを操作
する。すると、前記ステツプS21〜S27、S34〜S37
が順次実行され、さらに続けてステツプS38、S35
〜S37が３回繰り返し実行され、続いてステツプ
S39、S40の実行の結果、表示部３には１番目の項
目データを示す「１」と共にメーカコード
「1222」が表示される。続いて修正する商品コー
ド「24333」をINキー１ｂの操作によつて入力す
ると、ステツプS21〜S27、S28〜S32、さらにステ
ツプS33、S29〜S32が４回繰り返し実行され、続
いてステツプS39、S40の実行の結果、記憶領域Ｔ
（ｎ＋４）〜Ｔ（ｎ＋８）には前回記憶された商品
コード「24331」に替わり、修正された商品コー
ド「24333」が書き込まれ、表示部３に２番目の
項目を示すデータ「２」と共に表示される。続い
て単独にINキー１ｂを操作するとS21〜S27、S14
〜S17、S18、S35〜S37、S39、S40の動作が実行さ
れ、記憶領域Ｔ（ｎ＋９）〜Ｔ（ｎ＋14）に記憶さ
れた個数データ「000080」が３番目の項目を示す
データ「３」と共に表示される。このようにして
修正操作を終了した後、MKキー１ａを操作する
と、ステツプS11、S12、S16、S17、S19、S20が順
次実行され、この結果、ステツプS53において修
正動作開始に際してｒレジスタに退避されたｉレ
ジスタのアドレスデータが再びｊレジスタに転送
され、さらにSFレジスタに“０”が書き込まれ、
以後、入力モードにおけるデータの書き込み状態
に設定される。
ためにメーカコード1222をSKキー１ｃ操作によ
つて入力すると、前記ステツプS51〜S59が順次実
行され、さらにステツプS60、S56〜S59が順次３
回繰り返し実行されて入力メモリＴの記憶領域Ｔ
（ｎ）〜Ｔ（ｎ＋３）に記憶されたメーカコード
「1222」がＹレジスタに転送される。続けてステ
ツプS61、S65〜S67が順次実行されて前記メーカ
コードが表示される。このようにして所定のメー
カコードを読み出した後、そのメーカの商品コー
ドが記憶された入力メモリＴの最初の記憶領域の
アドレスを指定するために、INキー１ｂを操作
する。すると、前記ステツプS21〜S27、S34〜S37
が順次実行され、さらに続けてステツプS38、S35
〜S37が３回繰り返し実行され、続いてステツプ
S39、S40の実行の結果、表示部３には１番目の項
目データを示す「１」と共にメーカコード
「1222」が表示される。続いて修正する商品コー
ド「24333」をINキー１ｂの操作によつて入力す
ると、ステツプS21〜S27、S28〜S32、さらにステ
ツプS33、S29〜S32が４回繰り返し実行され、続
いてステツプS39、S40の実行の結果、記憶領域Ｔ
（ｎ＋４）〜Ｔ（ｎ＋８）には前回記憶された商品
コード「24331」に替わり、修正された商品コー
ド「24333」が書き込まれ、表示部３に２番目の
項目を示すデータ「２」と共に表示される。続い
て単独にINキー１ｂを操作するとS21〜S27、S14
〜S17、S18、S35〜S37、S39、S40の動作が実行さ
れ、記憶領域Ｔ（ｎ＋９）〜Ｔ（ｎ＋14）に記憶さ
れた個数データ「000080」が３番目の項目を示す
データ「３」と共に表示される。このようにして
修正操作を終了した後、MKキー１ａを操作する
と、ステツプS11、S12、S16、S17、S19、S20が順
次実行され、この結果、ステツプS53において修
正動作開始に際してｒレジスタに退避されたｉレ
ジスタのアドレスデータが再びｊレジスタに転送
され、さらにSFレジスタに“０”が書き込まれ、
以後、入力モードにおけるデータの書き込み状態
に設定される。
前記入力モード状態を解除したい場合にはつづ
けてMKキー１ａを操作すると、ステツプS11、
S12、S16〜S18が順次実行される結果、MFレジス
タに“０”が書き込まれ、以後、「登録」モード
における登録動作が行なわれる。
けてMKキー１ａを操作すると、ステツプS11、
S12、S16〜S18が順次実行される結果、MFレジス
タに“０”が書き込まれ、以後、「登録」モード
における登録動作が行なわれる。
前述のようにメモリ６にデータの書き込みが終
了した後、モードスイツチ１ｄを「点検」モード
に指定した後、入力部１の伝送キー１ｅを操作す
るとメモリ６内の売上合計データおよび入力メモ
リＴ内のデータは伝送制御部５を経てデータ収集
装置へと伝送され、さらに同データは印字部４に
おいて記録紙に印字される。
了した後、モードスイツチ１ｄを「点検」モード
に指定した後、入力部１の伝送キー１ｅを操作す
るとメモリ６内の売上合計データおよび入力メモ
リＴ内のデータは伝送制御部５を経てデータ収集
装置へと伝送され、さらに同データは印字部４に
おいて記録紙に印字される。
この発明によれば、固定的なメモリエリアを有
するものに比べ売上データを累計記憶するデータ
記憶手段の空領域に伝送データを記憶することで
メモリの有効利用が計れる。
するものに比べ売上データを累計記憶するデータ
記憶手段の空領域に伝送データを記憶することで
メモリの有効利用が計れる。
また、記憶する伝送データの桁数をどのような
桁数にも設定でき、店毎に異なるコード体系
（JANコード、NW−７等）に対応することがで
きる。
桁数にも設定でき、店毎に異なるコード体系
（JANコード、NW−７等）に対応することがで
きる。
さらに、データ記憶手段へのデータの書き込み
は入力順に逐次書き込むだけでよく、書き込み処
理が簡略化できる。また、書き込まれたデータを
伝送する際も、従来の如く、項目単位に区別して
伝送する必要はなく、記憶されているデータを逐
次出力するだけでよいため、伝送処理を簡略化で
きる。特に、電子レジスタに通常備えられている
点検・精算処理時等の伝送機能を使用できる。
は入力順に逐次書き込むだけでよく、書き込み処
理が簡略化できる。また、書き込まれたデータを
伝送する際も、従来の如く、項目単位に区別して
伝送する必要はなく、記憶されているデータを逐
次出力するだけでよいため、伝送処理を簡略化で
きる。特に、電子レジスタに通常備えられている
点検・精算処理時等の伝送機能を使用できる。
第１図ないし第５図は実施例を示し、第１図は
概略システム構成図、第２図は「設定」モードに
おいてINキー操作時に実行されるフローチヤー
ト、第３図は「登録」モードにおいてMKキー操
作時に実行されるフローチヤート第４図は「登
録」モードにおいてINキー操作時に実行される
フローチヤート、第５図は「登録」モードにおい
てSKキー操作時に実行されるフローチヤートで
ある。また、第６図は本発明の機能ブロツク図で
ある。 １…入力部、１ａ…MK（モード指定）キー、
１ｂ…IN（入力）キー、１ｃ…SK（修正）キー、
１ｄ…モードスイツチ、６…メモリ、Ｔ…入力メ
モリ。
概略システム構成図、第２図は「設定」モードに
おいてINキー操作時に実行されるフローチヤー
ト、第３図は「登録」モードにおいてMKキー操
作時に実行されるフローチヤート第４図は「登
録」モードにおいてINキー操作時に実行される
フローチヤート、第５図は「登録」モードにおい
てSKキー操作時に実行されるフローチヤートで
ある。また、第６図は本発明の機能ブロツク図で
ある。 １…入力部、１ａ…MK（モード指定）キー、
１ｂ…IN（入力）キー、１ｃ…SK（修正）キー、
１ｄ…モードスイツチ、６…メモリ、Ｔ…入力メ
モリ。
Claims (1)
- 【特許請求の範囲】 １ 入力された売上データを分類別に累計して記
憶するデータ記憶手段を備えた電子レジスタにお
いて、 前記データ記憶手段内には空領域よりなり入力
データを記憶する入力記憶手段を有し、 複数の項目データから構成される入力データに
対応して各項目の項目別桁数を予じめ入力設定す
る設定手段と、 前記入力設定された項目別桁数を記憶する桁数
記憶手段と、 特定入力モード指定が有つた場合に、前記入力
データの各項目データを前記桁数記憶手段の対応
する項目の項目別桁数によつて区分する区分手段
と、 この区分手段で区分された前記入力データを前
記データ記憶手段の空領域よりなる入力データ記
憶手段へ入力順に逐次書き込む書き込み手段と、 前記書き込み手段に書き込まれた前記入力デー
タ記憶手段の入力データを所定の伝送指定に基づ
き伝送する伝送手段と、 を具備してなる電子レジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167417A JPS5868176A (ja) | 1981-10-19 | 1981-10-19 | 電子レジスタ |
| US06/433,864 US4787037A (en) | 1981-10-19 | 1982-10-13 | ECR with data memory structure for transmitting sales data and re-stock data to an external unit |
| GB08229363A GB2109972B (en) | 1981-10-19 | 1982-10-14 | Electronic cash register |
| HK635/89A HK63589A (en) | 1981-10-19 | 1989-08-10 | Electronic cash register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167417A JPS5868176A (ja) | 1981-10-19 | 1981-10-19 | 電子レジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868176A JPS5868176A (ja) | 1983-04-22 |
| JPH0145659B2 true JPH0145659B2 (ja) | 1989-10-04 |
Family
ID=15849307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167417A Granted JPS5868176A (ja) | 1981-10-19 | 1981-10-19 | 電子レジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4787037A (ja) |
| JP (1) | JPS5868176A (ja) |
| GB (1) | GB2109972B (ja) |
| HK (1) | HK63589A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60164890A (ja) * | 1984-02-06 | 1985-08-27 | 東芝テック株式会社 | 電子キヤツシユレジスタ |
| US4729097A (en) * | 1984-05-11 | 1988-03-01 | Tokyo Electric Co., Ltd. | Sales registration apparatus with means to transfer control program and sales registration data between individual units |
| JPH0697472B2 (ja) * | 1985-10-25 | 1994-11-30 | オムロン株式会社 | 電子式キヤツシユレジスタ |
| JPS62196795A (ja) * | 1986-02-21 | 1987-08-31 | オムロン株式会社 | 電子式キヤツシユレジスタ |
| US5276608A (en) * | 1988-04-05 | 1994-01-04 | Sharp Kabushiki Kaisha | Information processing system for teller machine for correcting registered transactions |
| US5263164A (en) | 1991-01-09 | 1993-11-16 | Verifone, Inc. | Method and structure for determining transaction system hardware and software configurations |
| US5638519A (en) * | 1994-05-20 | 1997-06-10 | Haluska; John E. | Electronic method and system for controlling and tracking information related to business transactions |
| US6536664B2 (en) * | 1995-05-30 | 2003-03-25 | Cashguard Ab | Method for exchanging information between a cash register and a payment-processing device |
| US20020178051A1 (en) | 1995-07-25 | 2002-11-28 | Thomas G. Scavone | Interactive marketing network and process using electronic certificates |
| US6014634A (en) * | 1995-12-26 | 2000-01-11 | Supermarkets Online, Inc. | System and method for providing shopping aids and incentives to customers through a computer network |
| US9519915B1 (en) | 1996-12-23 | 2016-12-13 | Catalina Marketing Corporation | System and method for providing shopping aids and incentives to customer through a computer network |
| US6885994B1 (en) * | 1995-12-26 | 2005-04-26 | Catalina Marketing International, Inc. | System and method for providing shopping aids and incentives to customers through a computer network |
| US5970469A (en) * | 1995-12-26 | 1999-10-19 | Supermarkets Online, Inc. | System and method for providing shopping aids and incentives to customers through a computer network |
| US7555458B1 (en) | 1996-06-05 | 2009-06-30 | Fraud Control System.Com Corporation | Method of billing a purchase made over a computer network |
| US20030195848A1 (en) | 1996-06-05 | 2003-10-16 | David Felger | Method of billing a purchase made over a computer network |
| US8229844B2 (en) | 1996-06-05 | 2012-07-24 | Fraud Control Systems.Com Corporation | Method of billing a purchase made over a computer network |
| US6076069A (en) | 1998-09-25 | 2000-06-13 | Oneclip.Com, Incorporated | Method of and system for distributing and redeeming electronic coupons |
| US7599850B1 (en) | 2000-06-19 | 2009-10-06 | Catalina Marketing Corporation | Method of and system for managing promotions for purchase transactions over a network |
| RS51461B (sr) * | 2007-05-30 | 2011-04-30 | Milan Prokin | Uređaj i postupak za kontrolu prometa |
| US20090204525A1 (en) * | 2008-02-13 | 2009-08-13 | Simon Phillips | Payment device to issuer communication via authorization request |
| US8775245B2 (en) | 2010-02-11 | 2014-07-08 | News America Marketing Properties, Llc | Secure coupon distribution |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3330947A (en) * | 1964-09-29 | 1967-07-11 | American Mach & Foundry | Business accounting system and machine and electronic controls therefor |
| US3748452A (en) * | 1971-11-17 | 1973-07-24 | Alan M Vorhee | Electronic cash register |
| GB1405055A (en) * | 1973-05-15 | 1975-09-03 | Suwa Seikosha Kk | Cash register |
| US3991495A (en) * | 1974-12-04 | 1976-11-16 | Wilson Bobby G | Information device for facilitating merchandise inventory control |
| US3909604A (en) * | 1974-12-16 | 1975-09-30 | Suwa Seikosha Kk | Cash register |
| US4107784A (en) * | 1975-12-22 | 1978-08-15 | Bemmelen Henri M Van | Management control terminal method and apparatus |
| US4028537A (en) * | 1976-03-31 | 1977-06-07 | Champion International Corporation | Product processing system with price printer |
| DE2758218C3 (de) * | 1976-12-27 | 1983-01-05 | Casio Computer Co., Ltd., Tokyo | Elektronische Registrierkasse |
| JPS54556A (en) * | 1977-06-02 | 1979-01-05 | Funai Electric Co | Pll circuit |
| JPS5518739A (en) * | 1978-07-24 | 1980-02-09 | Sharp Corp | Electronic cash register |
| JPS55134471A (en) * | 1979-04-04 | 1980-10-20 | Toshiba Corp | Sales management system in small-scale computer constitution |
| JP3066795B2 (ja) * | 1996-06-14 | 2000-07-17 | 株式会社リコー | 光ディスク装置および信号生成方法、光ディスク |
-
1981
- 1981-10-19 JP JP56167417A patent/JPS5868176A/ja active Granted
-
1982
- 1982-10-13 US US06/433,864 patent/US4787037A/en not_active Expired - Lifetime
- 1982-10-14 GB GB08229363A patent/GB2109972B/en not_active Expired
-
1989
- 1989-08-10 HK HK635/89A patent/HK63589A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2109972B (en) | 1985-08-07 |
| US4787037A (en) | 1988-11-22 |
| JPS5868176A (ja) | 1983-04-22 |
| HK63589A (en) | 1989-08-18 |
| GB2109972A (en) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0145659B2 (ja) | ||
| US4398250A (en) | Electronic cash register mutual transmission system for plurality of cash registers | |
| US5574269A (en) | Processing system for processing information in card having plurality of functions | |
| EP0114261B1 (en) | Information recording system | |
| GB2045984A (en) | Electronic cash register system | |
| US4879649A (en) | Transaction processing apparatus having PLU function | |
| JP2518173B2 (ja) | デ−タ処理装置 | |
| JPS5826060B2 (ja) | デ−タ集計装置の集計デ−タ訂正方式 | |
| JPS5833979B2 (ja) | 電子式キヤツシユレジスタ | |
| JPH0413757B2 (ja) | ||
| JPS5868175A (ja) | 電子レジスタ | |
| JPH071515B2 (ja) | 電子式キャッシュレジスタ | |
| JP2509928B2 (ja) | 払戻取扱期間の設定方式 | |
| JPS5880761A (ja) | 販売商品デ−タ登録装置 | |
| JPH0126119B2 (ja) | ||
| JPS5836388B2 (ja) | 電子式キヤツシユレジスタ | |
| JPH0766472B2 (ja) | 売上データ処理装置 | |
| JP2539930B2 (ja) | 販売商品管理装置 | |
| JPH0444316B2 (ja) | ||
| JP3195890B2 (ja) | 商品データ処理装置 | |
| JPS5835302B2 (ja) | 電子式キヤツシユレジスタ | |
| JPH0544719B2 (ja) | ||
| JPS6362799B2 (ja) | ||
| JPH05307685A (ja) | データ伝送方式 | |
| JPS62165297A (ja) | 設定機能付売上デ−タ処理装置 |