JPH0145800B2 - - Google Patents
Info
- Publication number
- JPH0145800B2 JPH0145800B2 JP11783A JP11783A JPH0145800B2 JP H0145800 B2 JPH0145800 B2 JP H0145800B2 JP 11783 A JP11783 A JP 11783A JP 11783 A JP11783 A JP 11783A JP H0145800 B2 JPH0145800 B2 JP H0145800B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- processor
- source
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は、複数のプロセツサが動作クロツクを
共用する分散制御型電子交換機に関し、特に該交
換機のクロツク供給回路に関する。
共用する分散制御型電子交換機に関し、特に該交
換機のクロツク供給回路に関する。
従来、この種の分散制御型交換機は第１図に示
す様に、独自のクロツク発生回路１０２で動作す
る第１のプロセツサ（CPU）１０３を有する機
能単位１００と独自のクロツク発生回路１０４で
動作する第２のプロセツサ（CPU）１０５を有
する機能単位１０１が近接する場合、互いのクロ
ツク１０２，１０４が干渉し、クロツクに雑音を
発生する事があるという欠点があつた。
す様に、独自のクロツク発生回路１０２で動作す
る第１のプロセツサ（CPU）１０３を有する機
能単位１００と独自のクロツク発生回路１０４で
動作する第２のプロセツサ（CPU）１０５を有
する機能単位１０１が近接する場合、互いのクロ
ツク１０２，１０４が干渉し、クロツクに雑音を
発生する事があるという欠点があつた。
一方、第２図に示すように第１のプロセツサを
有する機能単位２００と第２のプロセツサを有す
る機能単位２０１にクロツク供給リード２０３を
介して共通のクロツク源２０２から動作クロツク
を供給する回路が工夫された。しかしながらこの
方式ではクロツク源２０２が故障した場合すべて
のプロセツサが停止するという欠点がある。そこ
で第３図のように第１のクロツク源３００と第２
のクロツク源３０１を設けクロツク切替回路３０
２によりいずれか一方のクロツク源からクロツク
供給リード２０３を介してプロセツサ２００，２
０１にクロツクを供給する回路が考えられたが、
二つのクロツク源のクロツクの位相が異なる場合
クロツク切替時にクロツクの変動を生じ、プロセ
ツサが停止する事があるという欠点があつた。
有する機能単位２００と第２のプロセツサを有す
る機能単位２０１にクロツク供給リード２０３を
介して共通のクロツク源２０２から動作クロツク
を供給する回路が工夫された。しかしながらこの
方式ではクロツク源２０２が故障した場合すべて
のプロセツサが停止するという欠点がある。そこ
で第３図のように第１のクロツク源３００と第２
のクロツク源３０１を設けクロツク切替回路３０
２によりいずれか一方のクロツク源からクロツク
供給リード２０３を介してプロセツサ２００，２
０１にクロツクを供給する回路が考えられたが、
二つのクロツク源のクロツクの位相が異なる場合
クロツク切替時にクロツクの変動を生じ、プロセ
ツサが停止する事があるという欠点があつた。
本発明の目的はこの様な従来の欠点を解決する
ため、位相同期発振回路を用いることによりクロ
ツク切替時の動作クロツクの変動を吸収できる分
散制御型電子交換機におけるクロツク供給回路を
提供することにある。
ため、位相同期発振回路を用いることによりクロ
ツク切替時の動作クロツクの変動を吸収できる分
散制御型電子交換機におけるクロツク供給回路を
提供することにある。
本発明の分散制御型電子交換機におけるクロツ
ク供給回路は、各プロセツサの動作クロツクを共
通化し、該共通クロツクのクロツク源の二重化構
成を取るにあたり、クロツク切替回路と位相同期
発振回路をシステムに共通に設け、前記クロツク
源の切替時に二つのクロツク源の位相差によるプ
ロセツサ動作クロツクの変動を位相同期発振回路
により吸収することを特徴とする。
ク供給回路は、各プロセツサの動作クロツクを共
通化し、該共通クロツクのクロツク源の二重化構
成を取るにあたり、クロツク切替回路と位相同期
発振回路をシステムに共通に設け、前記クロツク
源の切替時に二つのクロツク源の位相差によるプ
ロセツサ動作クロツクの変動を位相同期発振回路
により吸収することを特徴とする。
次に本発明の実施例について図面を参照して説
明する。
明する。
第４図は本発明の一実施例を示す回路図であ
り、位相同期発振回路をクロツク位相比較回路と
電圧制御発振回路（VCO）で構成した例である。
第１の動作クロツク源４００と第２のクロツク源
４０１とはそれぞれリード４０２，４０３により
クロツクを切替えるためのセレクタ４０４に接続
され、その出力はクロツク位相比較回路４０５の
一方の入力に接続される。該クロツク位相比較回
路４０５の出力は電圧制御発振回路４０６の電圧
制御端子に接続され、該電圧制御発振回路４０６
の出力はクロツク位相比較回路４０５の他方の入
力に接続されるとともにバツフア回路４０７の入
力に接続される。さらにバツフア回路４０７の出
力はリード４０８を介して第１のプロセツサ４１
０のクロツク受信回路４０９、第２のプロセツサ
４１２のクロツク受信回路４１１及び第３のプロ
セツサ４１４のクロツク受信回路４１３等にそれ
ぞれ接続される。
り、位相同期発振回路をクロツク位相比較回路と
電圧制御発振回路（VCO）で構成した例である。
第１の動作クロツク源４００と第２のクロツク源
４０１とはそれぞれリード４０２，４０３により
クロツクを切替えるためのセレクタ４０４に接続
され、その出力はクロツク位相比較回路４０５の
一方の入力に接続される。該クロツク位相比較回
路４０５の出力は電圧制御発振回路４０６の電圧
制御端子に接続され、該電圧制御発振回路４０６
の出力はクロツク位相比較回路４０５の他方の入
力に接続されるとともにバツフア回路４０７の入
力に接続される。さらにバツフア回路４０７の出
力はリード４０８を介して第１のプロセツサ４１
０のクロツク受信回路４０９、第２のプロセツサ
４１２のクロツク受信回路４１１及び第３のプロ
セツサ４１４のクロツク受信回路４１３等にそれ
ぞれ接続される。
第１のクロツク源４００で動作クロツクを各プ
ロセツサ４１０，４１２，４１４等に供給してい
る時、セレクタ４０４から入力されたクロツクは
クロツク位相比較回路４０５で該クロツクと電圧
制御発振回路４０６で発生するクロツクとが比較
され、その出力で電圧制御発振回路４０６が制御
され、クロツク源４００の動作クロツクに同期し
たクロツクを電圧制御発振回路４０６で発生させ
てバツフア回路４０７を介して各プロセツサ４１
０，４１２，４１４等にクロツクが供給される。
ロセツサ４１０，４１２，４１４等に供給してい
る時、セレクタ４０４から入力されたクロツクは
クロツク位相比較回路４０５で該クロツクと電圧
制御発振回路４０６で発生するクロツクとが比較
され、その出力で電圧制御発振回路４０６が制御
され、クロツク源４００の動作クロツクに同期し
たクロツクを電圧制御発振回路４０６で発生させ
てバツフア回路４０７を介して各プロセツサ４１
０，４１２，４１４等にクロツクが供給される。
また、第１のクロツク源４００から第２のクロ
ツク源４０１に切替える時、前記の二つのクロツ
ク源を発生するクロツクの位相が異なつている場
合、クロツク切替回路４０６の出力は第５図に示
すようにパルス幅に変動が生じるが、該出力波形
はクロツク位相比較回路４０５で電圧制御発振回
路４０６の出力と比較され、その結果により、電
圧制御発振回路４０６の出力は第２のクロツク源
４０１のクロツクに除々に同期する。この際、第
５図の動作クロツク切替回路のクロツク切替時の
波形でみられるようなプロセツサの動作にかかわ
るような大きなパルス幅の変動を吸収できるとい
う効果がある。
ツク源４０１に切替える時、前記の二つのクロツ
ク源を発生するクロツクの位相が異なつている場
合、クロツク切替回路４０６の出力は第５図に示
すようにパルス幅に変動が生じるが、該出力波形
はクロツク位相比較回路４０５で電圧制御発振回
路４０６の出力と比較され、その結果により、電
圧制御発振回路４０６の出力は第２のクロツク源
４０１のクロツクに除々に同期する。この際、第
５図の動作クロツク切替回路のクロツク切替時の
波形でみられるようなプロセツサの動作にかかわ
るような大きなパルス幅の変動を吸収できるとい
う効果がある。
また、第１のクロツク源４００及び第２のクロ
ツク源４０１が共に障害でプロセツサの動作途中
でクロツクの供給ができなくなつた場合でも電圧
制御発振回路４０６で継続的にクロツクをプロセ
ツサに供給できるという効果もある。
ツク源４０１が共に障害でプロセツサの動作途中
でクロツクの供給ができなくなつた場合でも電圧
制御発振回路４０６で継続的にクロツクをプロセ
ツサに供給できるという効果もある。
本発明は以上に説明したようにクロツク供給回
路に位相同期発振回路を用いることによりクロツ
ク切替時のクロツクの変動を吸収するという効果
がある。
路に位相同期発振回路を用いることによりクロツ
ク切替時のクロツクの変動を吸収するという効果
がある。
第１図は従来のクロツク供給方式の一例を示し
た回路図、第２図は第１図の従来例を改善した従
来例の回路図、第３図は第２図の従来例を改善し
た従来例の回路図、第４図は本発明の一実施例を
示す回路図、第５図は本発明の実施例によるクロ
ツク切替時の波形図である。 ４００……第１のクロツク源、４０１……第２
のクロツク源、４０２……第１のクロツク源から
のリード、４０３……第２のクロツク源からのリ
ード、４０４……セレクタ、４０５……クロツク
位相比較回路、４０６……電圧制御発振回路、４
０７……バツフア回路、４０８……クロツク供給
リード、４０９……第１のプロセツサのクロツク
受信回路、４１０……第１のプロセツサ、４１１
……第２のプロセツサのクロツク受信回路、４１
２……第２のプロセツサ、４１３……第３のプロ
セツサのクロツク受信回路、４１４……第３のプ
ロセツサ。
た回路図、第２図は第１図の従来例を改善した従
来例の回路図、第３図は第２図の従来例を改善し
た従来例の回路図、第４図は本発明の一実施例を
示す回路図、第５図は本発明の実施例によるクロ
ツク切替時の波形図である。 ４００……第１のクロツク源、４０１……第２
のクロツク源、４０２……第１のクロツク源から
のリード、４０３……第２のクロツク源からのリ
ード、４０４……セレクタ、４０５……クロツク
位相比較回路、４０６……電圧制御発振回路、４
０７……バツフア回路、４０８……クロツク供給
リード、４０９……第１のプロセツサのクロツク
受信回路、４１０……第１のプロセツサ、４１１
……第２のプロセツサのクロツク受信回路、４１
２……第２のプロセツサ、４１３……第３のプロ
セツサのクロツク受信回路、４１４……第３のプ
ロセツサ。
Claims (1)
- １ 複数のプロセツサに依り制御される分散制御
型電子交換機において、各プロセツサの動作クロ
ツクを共通化し、該共通クロツクのクロツク源の
二重化構成を取るにあたり、クロツク切替回路と
位相同期発振回路をシステムに共通に設け、前記
クロツク源の切替時に二つのクロツク源の位相差
によるプロセツサ動作クロツクの変動を位相同期
発振回路により吸収することを特徴とする分散制
御型電子交換機におけるクロツク供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11783A JPS59125192A (ja) | 1983-01-04 | 1983-01-04 | 分散制御型電子交換機におけるクロツク供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11783A JPS59125192A (ja) | 1983-01-04 | 1983-01-04 | 分散制御型電子交換機におけるクロツク供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125192A JPS59125192A (ja) | 1984-07-19 |
| JPH0145800B2 true JPH0145800B2 (ja) | 1989-10-04 |
Family
ID=11465101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11783A Granted JPS59125192A (ja) | 1983-01-04 | 1983-01-04 | 分散制御型電子交換機におけるクロツク供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125192A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
| US5371764A (en) * | 1992-06-26 | 1994-12-06 | International Business Machines Corporation | Method and apparatus for providing an uninterrupted clock signal in a data processing system |
-
1983
- 1983-01-04 JP JP11783A patent/JPS59125192A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125192A (ja) | 1984-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317601A (en) | Clock distribution system for an integrated circuit device | |
| CA2254651A1 (en) | Method and apparatus for coupled phase locked loops | |
| JPH0659769A (ja) | ディジタルコンピュータのクロック生成回路および方法 | |
| TW201827977A (zh) | 系統晶片、時鐘閘控元件、時鐘多工器元件及分頻元件 | |
| US6055362A (en) | Apparatus for phase synchronizing clock signals in a fully redundant computer system | |
| US7308592B2 (en) | Redundant oscillator distribution in a multi-processor server system | |
| JP2001184210A (ja) | 情報処理装置および情報処理システム | |
| JPH0145800B2 (ja) | ||
| JP2643579B2 (ja) | マイクロコンピュータ | |
| JPH09246959A (ja) | 周波数合成装置 | |
| JP2978884B1 (ja) | クロック交絡分配装置 | |
| JPH04316234A (ja) | クロック切替回路 | |
| JP2972463B2 (ja) | 同期信号供給装置 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JP3062179B1 (ja) | 冗長系クロック位相調整回路 | |
| JPS59174016A (ja) | クロツク分配システム | |
| JPS5827527B2 (ja) | クロック回路 | |
| JP3000360U (ja) | 通信機器用基準信号生成回路 | |
| JPH11298460A (ja) | クロック切替回路 | |
| JP2888256B2 (ja) | クロック発生回路 | |
| JPH04171513A (ja) | クロック発生回路 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JPH05122750A (ja) | 交換機のクロツク供給装置 | |
| JPS5850053B2 (ja) | 冗長化クロック発生回路 |