JPS5850053B2

JPS5850053B2 - 冗長化クロック発生回路

Info

Publication number: JPS5850053B2
Application number: JP53006478A
Authority: JP
Inventors: 清春稲生; 一宇渡部
Original assignee: Yokogawa Hokushin Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1978-01-24
Filing date: 1978-01-24
Publication date: 1983-11-08
Also published as: JPS54100242A

Description

【発明の詳細な説明】本発明は冗長化されたクロック発生回路におけるクロッ
クの同期切換えに関するものである。

クロックはパルス応用機器の動作タイミングの基準を定
める信号であるから、信頼性を高めるために冗長化が行
われる。

冗長化されたり田ンク発生回路においては、現用側から
待機側に切換えられたとき同期切換えができるようにな
っていなければならない。

従来は同期切換えのために２系統のクロック発生回路と
は別に制御系統を設けていたので、構成が複雑になって
いた。

そして実装上は２系統のクロック発生回路がそれぞれ設
けられた２枚のプリント板と、制御回路が設けられたプ
リント板との３枚のプリント板が必要であった。

強いて２枚のプリント板にまとめようとすれば、両プリ
ント板の回路は同一でなくなり両者間に主従の関係がで
きるので、製造の保守の面で不便になる。

本発明の目的は、別系統の制御回路を持たず全く同じ構
成の２つの回路で構成された同期切換え式の冗長化クロ
ック発生回路を提供することにある。

本発明は、クロック発振器とフェーズ・ロック・ループ
とを持つ２系統のクロック発生回路のそれぞれに、監視
回路とフェーズ・ロック・ループの入力切換回路と制御
回路の部分回路とを設け、常時は一方の系統のクロック
発振器の出力信号をその系統のフェーズ・ロック・ルー
プを通じて出力するとともにその間に他方の系統のフェ
ーズ・ロック・ループは一方の系統のフェーズ・ロック
・ループの出力信号に追従させ、一方の系統が故障した
ときは他方の系統のクロック発振器の出力信号をその系
統のフェーズ・ロック・ループを通じて出力するように
したものである。

以下図面によって本発明を説明する。

第１図は本発明実施例の概念的構成図である。

第１図において、■、■は２系統のクロック発生回路で
ある。

クロック発生回路ＩにおいてＰＬＬ１はフェーズ・ロッ
ク・ループで、位相比較器φ／Ｄと低域ろ波器ＬＰＦと
電圧制御発振器■ＣＯとを閉ループ接続してなる。

このフェーズ・ロック・ルーフ’ ＰＬＬ１の入力端に
は切換スイッチＳＷ、が設けられる。

切換スイッチＳＷ１の接点１には発振器Ｏ８Ｃ，の出力
信号が分局器Ｄ■１を通じて与えられ、接点２には後述
の出力クロックがインバータ■■１を通じて与えられる
。

フェーズ・ロック・ループＰＬＬ１には切換スイッチＳ
Ｗ１の切換えによって発振器０８Ｃ１の出力信号または
後述の出力クロックが入力される。

フェーズ・ロック・ループＰＬＬ、の出力信号はオープ
ン・コレクタ形のナンド・ゲートＧ１１を通じて出力さ
れる。

フェーズ・ロック・ループＰＬＬ１の出力信号は監視回
路ＤＥＴ、によって監視される。

監視回路ＤＥＴ１の出力信号ＲＤＹはアンド・ゲートＧ
１゜に与えられる。

この信号は表示器（図略）にも与えられる。

アンド・ゲートＧ１２のもう１つの入力信号は他の系統
のクロック発生回路■から与えられる。

この信号は切換スイッチＳＷ、の制御信号でもある。

アンド・ゲ゛−トＧ１２の出力信号はナンド・ゲートＧ
１１．Ｇ１３に与えられる。

ナンド・ゲートＧ、３のもう１つの入力信号ＩＮＺはイ
ニシャライズ回路（図略）から与えられる。

ナンド・ゲートＧ１３もオープン・コレクタ形であって
、その出力信号は他の系統のクロック発生回路■に与え
られる。

クロック発生回路用も全く同様に構成される。

両クロック発生回路１．Ｕのナンド・ゲー１−Ｇ１、。

Ｇ２１の出力端子は共通に接続され、クロック出力端子
となる。

また両クロック発生回路１．ＩＩの間でナンド・ゲート
Ｇ１３．Ｇ２３の出力信号は互いに相手側の切換スイッ
チＳＷ２．ＳＷ１に切換制御信号としてそれぞれ与えら
れる。

これら切換制御信号はまたそれぞれ相手側のアンド・ゲ
ートＧ、２．Ｇ１□にも与えられるので、両クロック発
生回路Ｉ、ＩＩにまたがってアンド・ゲートＧ１２．Ｇ
２□とナンド・ゲートＧ１３．Ｇ２３によりフリップ・
フロップ回路が形成される。

２つのクロック発生回路Ｉ、■は別々のプリント板上に
形成される。

このような構成された装置の動作は次のとおりである。

動作説明図を第２図に示す。フリップ・フロップ回路は
イニシャライズ信号ＩＮＺによってナンド・ゲートＧ１
３の出力信号がＩＩＬＩＩ、ナンド・ゲ′−トＧ２
３の出力信号が°１Ｈ“′になっているとすると、これ
らの出力信号によって切換スイッチＳＷ１．ＳＷ２はそ
れぞれ接点１側および接点２側に投入されている。

したがってフェーズ・ロック・ループＰＬＬ１には発振
器０８Ｃ１の分周された出力信号が入力され、それによ
ってフェーズ・ロック・ループＰＬＬ、は入力信号と同
一位相、同一周波数の出力信号を生じる。

監視回路ＤＥＴ１はフェーズ・ロック・ループＰＬＬ１
を正常と判断してＲＤＹ信号をＩＩＨ”にしており、
したがってアンド・ゲ゛−トＧ１２の出力信号はＩＩ
ＨＩｔである。

これによってナンド・ゲ゛−トＧ１、はＰＬＬ１の出
力信号とは逆位相の出力クロックを生じる。

出力クロックは次段のクロック利用装置に与えられると
ともに、ナンド・ゲートＧ１１．Ｇ２、の共通出力端子
を通じてクロック発生回路Ｈに与えられ、インバータ■
■２と切換スイッチＳＷ２を通じてフェーズ・ロック・
ループＰＬＬ２に入力される。

このためフェーズ・ロック・ループＰＬＬ２はフェーズ
・ロック・ループＰＬＬ１の出力信号と同一位相、回−
周波数の出力信号を生じる。

この出力信号は監視回路ＤＥＴ２によって監視され、正
常であることによりＲＤＹ信号がＩＩＨＩＩになって
いる。

この信号はアンド・ゲートＧ２□に与えられるが、アン
ド・ゲートＧ２２のもう一方の入力信号は”Ｌ′′であ
るので、アンド・ゲートＧ２２の出力信号は”Ｌ”であ
り、これによってナンド・ゲートＧ２１の出力信号はＩ
ＩＨＩＩになって、フェーズ・ロック・ループＰＬＬ
２の出力信号は阻止されている。

このようにしてクロック発生回路Ｉ側がクロックを出力
し、クロック発生回路■側は待機している。

待機状態においてフェーズ・ロック・ループＰＬＬ２は
出力クロックと同一位相、同一周波数の出力信号を発生
している。

この状態で監視回路ＤＥＴ１がフェーズ・ロック・ルー
プＰＬＬ１の出力信号の異常を検出したとすると、そ
のＲＤＹ信号がｎＬ１１になるので、アンド・ゲ′
−トＧ１２の出力信号が“Ｌ′°になり、これによって
ナンド・ゲ゛）（）ｔｔ、Ｇ１３の出力信号が”
ＨＩＩになる。

ナンド・ゲートＧ１．の出力信号が”Ｈ”になったこと
によりフェーズ・ロック・ループＰＬＬ１の出力信号は
通過が阻止される。

一方ナンド・ゲートＧ１３の出力信号がＩＩＨＩＩに
なったことによりクロック発生回路Ｈにおいて切換スイ
ッチＳＷ２は接点１切換えられ、かつアンド・ゲ゛−ト
Ｇ２□の出力信号はｌｌＨＩＩになる。

このためフェーズ・ロック・ループＰＬＬ２には発振器
０８Ｃ２の分周された出力信号が入力され、ナンド・ゲ
ートＧ２、はフェーズ・ロック・ループＰＬＬ２の出力
信号の逆位相の信号を出力クロックとして出力し、ナン
ド・ゲ゛−トＧ２３はＩｔＬＩ＋出力信号を生じる
ようになる。

そうするとナンド・ゲートＧ２３の“Ｌ“１出力信号に
よってクロック発生回路■の切換スイッチＳＷ１は接点
２に切換えられ、これによって現用側と待機側が交代し
、クロック発生回路■が現用側、クロック発生回路Ｉが
待機側となる。

現用側となったクロック発生回路Ｈにおいて、フェーズ
・ロック・ループＰＬＬ２は発振器０８Ｃ２の分周出力
信号と同一位相、同一周波数の出力信号を発生しようと
するが、フェーズ・ロック・ループの性質により即座に
はそのような出力信号にならず、ある時定数をもって移
行する。

したがって切換え直後のフェーズ・ロック・ループＰＬ
Ｌ２の出力信号はそれ以前の出力信号すなわち発振器Ｏ
ＳＣ，の分周出力信号と同期しており、そこから徐々に
発振器０８Ｃ２の分局出力信号に同期してゆく。

このため発振器０８Ｃ１と０８Ｃ２とが非同期であって
も２つのクロック発生回路間の切換えは同期を損うこと
なく行われる。

なお現用側と待機側が同期化されているために、現用側
が故障したとき見かけ上清機側も故障したように判断さ
れることがある。

そのときは監視回路ＤＥＴ、、ＤＥＴ２がどちらもＲＤ
Ｙ信号をＩＩＬＩＩにするので、アンド・ゲー）
Ｇ１２、Ｇ２２の出力信号がどちらも“１Ｌ１゛にな
り、したがってナンド・ゲートＧ１１．Ｇ２１およびＧ
１３．Ｇ２３の出力信号がすべてＩＩＨ”になる。

このためどちらのフェーズ・ロック・ループの出力信号
も一時阻止され、かつ待機側のフェーズ・ロック・ルー
プＰＬＬ２の入力信号源が発振器０８Ｃ２に切換わる。

そうすると待機側はもともと正常であったから待機側の
監視回路ＤＥＴ２はＲＤＹ信号を”ＨＩＩにする。

このためアンド・ゲ゛）ＩＩＨＩＩの出力信号が
ＩＩＨＩＩになって、ナンド・ゲートＧ２１が関かれ
、ナンド・ゲートＧ２３の出力信号はＩＩＬＩＩと
なる。

これによってフェーズ・ロック・ループＰＬＬ２の出力
信号が出力クロックとして出力され、かつフェーズ・ロ
ック・ループＰＬＬ１は出力クロック追従状態に切換わ
る。

監視回路ＤＥＴ１．ＤＥＴ２の出力信号ＲＤＹの表示に
従い、故障側の修理などが行われる。

修理のために故障側のプリント板を引抜いてもナンド・
ゲートＧ１０．Ｇ、３．Ｇ２７．Ｇ２３はオープン・コ
レクタ形であるから現用側には影響を与えない。

このように本発明は、クロック発振器とフェーズ・ロッ
ク・ループとを持つ２系統のクロック発生回路のそれぞ
れに、監視回路とフェーズ・ロック・ループの入力切換
回路と制御回路の部分回路とを設け、常時は一方の系統
のクロック発振器の出力信号をその系統のフェーズ・ロ
ック・ループを通じて出力するとともにその間に他方の
系統のフェース・ロック・ループは一方の系統のフェー
ズ・ロック・ループの出力信号に追従させ、一方の系統
が故障したときは他方の系統のクロック発振器の出力信
号をその系統のフェーズ・ロック・ループを通じて出力
するようにした。

このため、発明によれば、別系統の制御回路を持たず全
く同じ構成の２つの回路で構成された同期切換え式の冗
長化クロック発生回路が得られる。

本発明における２つの回路は全く構成が同一であるから
、２枚のプリント板に分けて実装することが容易である
。

なお、制御回路はフリップフロップ回路に限らず、相補
的に分割できる選択切換回路であればよい。

【図面の簡単な説明】

第１図は本発明実施例の概念的構成図、第２図は第１図
の装置の動作説明図である。Ｏ８Ｃ・・・・・・発振器、Ｄ■・・・・・・分周器、
ＰＬＬ・・・・・・フェーズ・ロック・ループ、ＤＥＴ
・・・・・・診断回路、Ｇ・・・・・・ゲート回路、■
■・・・・・・インバータ、謂・・・・・・切換スイッ
チ。

Claims

【特許請求の範囲】

１クロック発振器と、このクロック発振器の出力信号
または後述のゲート回路の共通出力端子の出力信号が切
換えられて入力されるフェーズ・ロック・ループと、こ
のフェーズ・ロック・ループの出力端に設けられたゲー
ト回路と、フェーズ・ロック・ループの出力信号を監視
する監視回路と、この監視回路の出力信号によって制御
される選択切換回路の相補的な部分回路とをそれぞれ有
する２系統のクロック発生回路を具備し、これらクロッ
ク発生回路を両ゲート回路の出力端が共通になるように
かつ画部分回路が完全な選択切換回路を構成するように
接続し、選択切換回路の出力信号により一方の系統にお
いてフェーズ・ロック・ループにクロック発振器の出力
信号を入力しかつゲート回路を開いたときは他方の系統
においてフェーズ・ロック・ループにゲート回路の共通
出力端子の出力信号を入力しかつゲート回路を閉じるよ
うにした冗長化クロック発生回路。