JPH0797328B2 - フオールト・トレラント同期システム - Google Patents

フオールト・トレラント同期システム

Info

Publication number
JPH0797328B2
JPH0797328B2 JP1229476A JP22947689A JPH0797328B2 JP H0797328 B2 JPH0797328 B2 JP H0797328B2 JP 1229476 A JP1229476 A JP 1229476A JP 22947689 A JP22947689 A JP 22947689A JP H0797328 B2 JPH0797328 B2 JP H0797328B2
Authority
JP
Japan
Prior art keywords
tod
clock
signal
slave
clock source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1229476A
Other languages
English (en)
Other versions
JPH02128232A (ja
Inventor
トーマス・パスリ・スミス、サード
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02128232A publication Critical patent/JPH02128232A/ja
Publication of JPH0797328B2 publication Critical patent/JPH0797328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は多重プロセツサ・システム（MPシステム）のた
めの時刻機構（TODクロツク）に係り、特に同期化され
たフオールト・トレラント・クロツクに係る。
B.従来の技術 MPシステムを構成する複数のデータ・プロセッサを動作
させるに当つては、個々のクロツクの同期が重要問題と
なる。例えば、何台かのプロセツサが直接アクセス記憶
装置（DASD）その他の資源を共用しているか、又はメツ
セージを交換しているのであれば、それらのプロセツサ
のTODクロツクを同期させておくのが望ましく、また実
際問題として、同期が必要な場合が多い。同期の必要性
に加えて、同期機構がフオールト・トレラントであるこ
とも要求される。すなわち、同期機構自身に単一障害点
が生じても、システム全体の同期を維持しなければなら
ない。これまでにもフオールト・トレラント・クロツク
機構の設計に対して多大の努力が払われてきたが、その
設計の多くは、クロツクの２重構造（一次／二次）に頼
つている。
C.発明が解決しようとする課題 従来のクロツク機構では、一般に、一次側の故障を検出
するのは難しく、問題が見つかつても一次から二次への
切替えは容易に行えない。これらの問題の取扱いは費用
がかかり、その結果も満足のゆくものではなかつた。そ
の根本原因は、要求されるクロツクの分解能が一般に一
次クロツクと二次クロツクの間のスキユーよりも小さい
という点にある必要なのは各プロセツサにある任意の分
解能を持つたTODクロツクを同期して動作させるための
経済的なハードウエア手段である。更に、システム自体
は貴重な資源であつて、個々のプロセツサは本質的に障
害を単一の機械に限定しようとするから、選ばれたクロ
ツク同期機構は、単一障害点がMPシステム全体をダウン
させるような結合された或いは共通の機構であつてはな
らない。本発明の同期機構はこのような要求を満たすも
のである。
D.課題を解決するための手段 本発明によれば、基本的に、２重冗長TODクロツク源
と、MPシステムの各プロセツサでTODクロツクとして働
く複数のTODスレーブとを備えたフオールト・トレラン
ト同期機構が設けられる。各冗長TODクロツク源は、TOD
スレーブの１つにTOD同期信号を供給する。従つて、各T
ODスレーブは２つの同期信号を受取ることになる。TOD
スレーブは、２つの信号の中から有効なTOD信号を選択
するための手段を含み、それを用いてMPシステム内部の
同期を維持する。
具体的に云うと、本発明は、２重化されたTODクロツク
源の２つのサイドの間の同期を維持する経済的な手段を
提供する。TODクロツク源の一方のサイド内で発生され
た基準周波数信号並びに他の種々の状況ビツト及びデー
タは符号化されて、TODクロツク源の他方のサイドに送
られる。
逆方向も同様である。TODクロツク源の所与のサイドに
おいて、入力基準周波数信号の位相が当該サイド内で発
生された基準周波数信号の位相と比較される。２つの信
号の間に位相差があると位相誤差信号が発生される。こ
の位相誤差信号は、適切な処理の後、当該所与のサイド
の基準周波数を、検出された位相誤差をゼロにする方向
へ変化させるのに用いられる。
本発明はまた、２重化されたTOD基準信号を受取つて、
障害対策又は動作上の都合で要求された場合に、TODク
ロツク源のサイドを一方から他方へ問題なく切替えるた
めの経済的な手段も提供する。従つて、各TODスレーブ
はTODクロツク源のそれぞれのサイドから２つの基準周
波数信号を受取り、そのうち１つを選択する。選択され
た信号はそのTODスレーブ内の位相同期ループを駆動す
る。TODスレーブに関連するエラー検出手段が入力基準
周波数信号を監視する。障害が見つかると、TODスレー
ブは他方の入力基準信号に切替えられる。周波数及び位
相同期がいずれの入力信号でも維持できないか、又は両
方の入力信号が不正の場合は、関連するプロセツサにお
いて同期例外が発生される。
２重系のクロツク機構がカバーする障害の範囲は大部分
のアプリケーシヨンで満足のゆくものであるが、これを
４重系に拡張すると、同期機構のすべての単一障害点を
ほぼ完全にカバーできる。後述するように、このような
４重系は、各TODスレーブに対する基準周波数信号の２
重分配と互換性がある。
２重系又は４重系の実施態様は多くの場合に同期した正
確なTODクロツクを発生するが、TODクロツク源内部に周
波数ステアリング要素を設けることによつて、実時間へ
の適応性を高めることができる。その場合、発生された
基準周波数信号のサイクルの所定数を合計し、その結果
をより正確な時間標準と比較することによつて、基準周
波数信号が訂正される。
E.実施例 第１図は本発明に従う２重TOD同期機構を示したもの
で、それぞれ基準周波数信号を発生する１対の同じTOD
クロツク源12a及び12bを含んでいる。これらのクロツク
源は、自身で発生した基準周波数信号を他方のクロツク
源へ送るように相互接続されている。TODクロツク源12a
からの信号はリンク14を介してTODクロツク源12bに供給
され、TODクロツク源12bからの信号はリンク16を介して
TODクロツク源12aに供給される。またTODクロツク源12a
及び12bはそれぞれ複数の同期信号を線18及び20に発生
する。線18及び20のそれぞれからの１対の基準周波数信
号は、MPシステムを構成する各プロセツサ24に関連する
TODスレーブ22へ送られる。TODスレーブ22はMPシステム
の時刻機構すなわちTDクロツクとして働く。TODクロツ
ク源12a及び12b並びにTODスレーブ22は、２重スター構
成におけるような専用リンクによつて、又は２重冗長バ
ス構造によつて互いに接続することができる。あとで詳
しく述べるが、各TODスレーブ22は、TODクロツク源12a
及び12bから送られてきた１対の基準周波数信号のうち
の１つを選択し、それを用いてMPシステム内における同
期を維持する。基準信号の周波数は十分に低く、従つて
２つのクロツク源の間のどのようなスキユーも基準周波
数信号の１周期に比べて小さい。
第２図は、TODクロツク源12aの構成を示したものである
が、TODクロツク源12bも同様な構成要素から成つてい
る。
まずTODクロツク源12aの各構成要素及びその機能につい
て簡単に説明する。TODレジスタ／カウンタ26は、MPシ
ステムの特定のプロセツサによつて使用される標準形式
のTODクロツクを模写したものであつて、このTODクロツ
クと同じビツト数になつている。ここではビツト数を64
とする。TODビツトは０から63までの番号を付されてお
り、ビツト０が最上位ビツトで、ビツト63が最下位ビツ
トである。TODレジスタ／カウンタ26は基本的には２進
カウンタであつて、220マイクロ秒（約1.04秒）毎にビ
ツト31がトグルするような速さで増分される。これをメ
ガ・マイクロ秒（ＭμＳ）周期と云う。
電圧制御発振器（VCO）28はTODクロツク源12aのための
内部クロツクを発生する。この内部クロツクはTODレジ
スタ／カウンタ26を増分するのに用いられ、また分周器
30で分周されて、TODクロツク源12aのための基準周波数
信号を生成する。第４図に示すように、基準周波数信号
の周期は、TODクロツク源12a及び12bのコンポーネント
の特性の違いによる如何なるスキユーよりも大きくなる
ように選択される。カウンタの実際の分解能（固有VCO
内部クロツク周波数）は、基準周波数に比べて、幾らで
も高くできる。
符号器／送信器32は、TODクロツク源12aの基準周波数信
号並びに他の状況ビツト及びデータ・ビツトを符号化し
て送信する。
復号器／受信器34は、もう一方のTODクロツク源12bから
の基準周波数信号及びデータを受信して復号する。
TODクロツク源12aは上述の他にも、位相調整器36、位相
比較器38、フイルタ40及びその他の制御要素を含む監視
機構42を備えている。
次にTODクロツク源12aの動作について説明する。VCO28
から線44へ出力される内部クロツク信号はTODレジスタ
／カウンタ26を増分するのに用いられる。この内部クロ
ツク信号は分周器30にも供給され、基準周波数信号を生
成すべく分周される。TODレジスタ／カウンタ26の内容
からビット31がトグルしたときに同期点（本実施例では
ＭμＳ同期点）を示す信号が導出される。基準周波数、
同期点及びTODレジスタ／カウンタ26の内容を示す信号
並びに種々の状況標識は、符号器／送信器32で符号化さ
れた後、線46を介してTODクロツク源12bへ送られる。第
１図に示すように、これらの全情報はMPシステム内のす
べてのTODスレーブへ同様に送られる。符号化方式は様
々なものが知られているが、本発明データ及び同期点を
基準周波数で２相符号化し、適切な同期シンボル、フレ
ーム指示シンボル及びアイドル・シンボルを付加する。
伝送データには、次の同期点後のTODレジスタ／カウン
タ26の上位32ビツト（ビツト０〜31）の値及び種々の状
況ビツトが含まれる。TODレジスタ／カウンタ値を同期
点において簡単な制御論理で使用できるようにするた
め、その伝送時点は同期点の伝送時点から十分に離され
る。
他方のTODクロツク源12bからの符号化された情報は線48
を介してTODクロツク源12aに受信され、復号器／受信器
34に供給されて、基準周波数、同期点及びデータへ復号
される。データはデータ・レジスタ50に記憶され、必要
に応じてTODクロツク源12aの制御論理へ取出される。
復号器／受信器34の基準周波数信号出力は線52を介して
位相比較器38の一方の入力に印加される。同様に、分周
器30からの基準周波数信号出力が線54を介して位相調整
器36に印加され、そこで位相調整を受けた後、位相比較
器38の他方の入力に印加される。位相調整は、伝送の伝
播遅延による位相を補償するために必要である。位相比
較器38は２つの入力信号の位相を比較し、それらの間の
位相誤差を表わす出力信号を線56に発生する。位相比較
の方法としては、簡単な排他的論理和ゲートを用いて、
その出力の平均化及びフイルタリングを行うものが適し
ている。
線56上の位相誤差信号はフイルタ40で定常ゲインＫを有
する１次遅れ動特性を利用して処理される。フイルタ40
からの出力信号は線58を介してVCO28に印加され、位相
誤差をゼロに近づける方向にその周波数を変化させる。
TODクロツク源12aに含まれる監視機構42は、線48上の入
力基準周波数信号及び線46上の出力基準周波数信号の間
の位相誤差を監視し、何時位相同期が得られたか、又は
何時それが失われたかを決定する。監視機構42はまた規
定外の電力や入力信号の完全喪失といつた他の障害も検
出し、更には同期点間の正しいサイクル数といつた一貫
性検査も行う。これらの検出や検査の結果に応じて種々
の状況フラグがセツトされ、TODクロツク源12aから送信
されるデータに含められる。
信号の位相はその周波数を積分したもので、システムは
位相差に対して１次フイルタを適用するから、古典的制
御理論からすると、システムは全体としては２次系であ
る。あらゆる障害モードのもとでフオールト・トレラン
ト・システム全体が安定であるためには、２次系が過減
衰になるように１次フイルタのパラメータを選ぶ必要が
ある。定常状態の動作においては、TODクロツク源12a及
び12bのそれぞれは、その固有動作周波数を定常動作周
波数の方へバイアスするのに要求される定常位相誤差を
認識する。もし伝播遅延位相補償が完全であれば、この
動作周波数は２つの固有動作周波数の平均となる。伝播
遅延位相補償が不完全であつても、動作周波数は部分的
にはその誤差の大きさ及び定常ゲインＫによつて決ま
る。いずれにしても、定常状態では、TODクロツク源12a
及び12bは同じ周波数で動作しているが、それらの間に
は多少の定常位相誤差ないしスキユーが存在している。
この位相誤差の最大値は、使用パラメータの関数として
計算することができる。
基準周波数は、最大定常位相誤差が30〜45度を越えない
ように選ぶ必要がある。最大定常位相誤差は使用する位
相比較器の性能限界よりも小さくなければならず、また
エンジニアリング・マージンを含んでいる必要がある。
最も一般的に使用されている位相比較器は±90度の範囲
で動作するものであるが、±180度の比較器も従来の技
術で容易に実現できる。
初期設定時、並びに２つのTODクロツク源12a及び12bの
間で周波数同期が達成された後、一方のTODクロツク源
に他方のTODクロツク源からのTOD値及びＭμＳ同期点を
受け入れさせることによつて、TODクロツク及び同期点
を整合することができる。コールド・スタート時には、
TOD値は手動操作でいずれのTODクロツク源からも入力す
ることができ（外部からでもよい）、他方のTODクロツ
ク源は単にその値を受け入れるだけである。TODクロツ
ク源の１つが、例えば修理又は電源断の後で再始動する
場合、そのTODクロツク源は動作中のTODクロツク源から
のTOD値及び同期点を受け入れる。通常の動作条件のも
とでは、２つのTODクロツク源12a及び12bは、TOD値及び
ＭμＳ同期点の調整なしに互いの整合を維持する。従つ
て、TODクロツク源の間の不一致は何らかの障害を表わ
す。各TODクロツク源は、パワー・オン・リセツトのよ
うな明確な内部障害標識を持つていない限り、自身で他
のクロツク源との整合を試みてはならない。従つて、TO
Dクロツク源が周波数同期、再始動又は他の状態を維持
していること、並びにそのTOD値及び同期点が有効であ
ることを当該TODクロツク源が確信しているかどうかを
示すデータをデータ・ストリームの一部として２つのTO
Dクロツク源の間で伝送するのが望ましい。他方のTODク
ロツク源からの同期点及びTOD値を受け入れるために
は、受け入れ側はまず基準周波数位相同期を確立しなけ
ればならない。それが終ると、監視機構42は線27を介し
てTODレジスタ／カウンタ26へ禁止信号を送り、その64
ビツトのうち同期点より下位のビツト（本実施例ではビ
ツト32〜63）をゼロにクリアする。次いで、データ・レ
ジスタ50がTODレジスタ／カウンタ26の上位ビツトにな
るべきTOD値を復号器／受信器34から受取ると、監視機
構42はそれを線29を介してTODレジスタ／カウンタ26の
同期点より上位の位置（本実施例ではビツト０〜31）へ
ロードさせる。次いで監視機構42は次の同期点信号を受
信するまで待ち、その同期点において線27を介してTOD
レジスタ／カウンタ26を再び付勢する。この時、TODレ
ジスタ／カウンタ26は基準信号のスキユーに対して整合
される。
TODスレーブ22の受信器60を構成する回路要素の例を第
３図に示す。復号器／受信器62及び64は、TODクロツク
源12a及び12bからそれぞれ送られてくる１対の同報通信
信号を受取る。関連する発振器を含む位相同期ループ66
がスレーブTODレジスタ／カウンタ68を駆動するために
設けられる。更に受信器60は、エラー検出回路及び制御
論理回路を含む監視機構70を備えている。
動作時には、TODクロツク源12a及び12bからの基準周波
数信号が線18及び20を介してそれぞれ受信され、復号器
／受信器62及び64で基準周波数、同期点及びデータを表
わす信号に復号される。データは、監視機構70による使
用に備えてデータ・レジスタ72a及び72bにロードされ
る。
どちらか一方のTODクロツク源12a又は12bから引出され
た基準周波数信号が位相同期ループ66を駆動するのに用
いられる。位相同期ループ66はスレーブTODレジスタ／
カウンタ68に接続されており、選択された基準周波数信
号に応答してそれを増分する。選択された基準周波数信
号を供給するTODクロツク源を一次クロツク源と云い、
他方の二次クロツク源と云う。線74上の基準周波数は、
スレーブTODレジスタ／カウンタ68を直接駆動するには
低過ぎるので、位相同期ループ66は、TODクロツク源の
場合と同様に、必要なTODレジスタ／カウンタ分解能を
得るため、基準周波数の所望のレベルへ逓倍する必要が
ある。
監視機構70は線18及び20上の入力信号を監視し、一次ク
ロツク源からの信号に障害があることを検出すると、二
次クロツク源への切替えを指示する信号を選択回路71に
送る。更に、監視機構70が各TODクロツク源からの信号
との周波数同期及び位相同期を維持できないか、又は入
力信号が両方共誤り状態にあると、監視機構70は関連す
るプロセツサ24に同期例外を知らせる。監視機構70は少
なくともTODクロツク線からの信号の完全喪失、一次ク
ロツク源又は二次クロツク源とTODスレーブとの間の位
相又は同期点の不整合、TODクロツク源の間の位相又は
同期点の不整合、並びにTODクロツク源間及びTODクロツ
ク源とTODスレーブとの間のTOD値の不一致を検出でき
る。
第４図は、TODクロツク源12aからの基準周波数信号の点
Ａにおける障害のために、TODスレーブ22がTODクロツク
源12bで発生された基準周波数信号における最も近いパ
ルス（点Ｂ）に切替えられる例を示したものである。前
述のように、TODクロツク源12a及び12bで発生された基
準周波数信号のパルス間のスキユーはその周期に比べて
小さくなければならない。すなわち、基準周波数を十分
低くすることによつて、そのパルス間隔を広くする必要
がある。従つて、TODスレーブ22におけるTODクロツク源
12aから12bへの切換えは、TODスレーブ22が受け入れる
べきTODクロツク源12bからのパルスに関する如何なるあ
いまいさもなしに達成される。点ＡにおけるTODクロツ
ク源12aの障害の後に生じる、TODクロツク源12bからの
点Ｂにおける次のパルスは、同期の観点からすると正し
いパルスである。高周波内部クロツク・パルスによるス
レーブTODレジスタ／カウンタ68の増分は、TODクロツク
源の切替えには影響されない。すなわち、スレーブTOD
レジスタ／カウンタ68へ印加されるどの高周波内部クロ
ツク・パルスも切替えプロセス中に失われることはな
い。
一方、基準周波数信号の周期がTODクロツク源12a及び12
bの間のスキユーよりも小さかつたならば、TODクロツク
源12aからのパルスのいずれかの点に障害があると、TOD
スレーブ22はTODクロツク源12bからの次の使用可能なパ
ルスを取上げるが、正しいパルスは固有のスキユーのた
めにもつた下流側にある。スキユーは、最初のTODクロ
ツク源12a及び12bのそれぞれからの隣接する同期点信号
（ＭμＳ）を調べればわかるが、このような基準点は動
作中は不明であり、TODスレーブ22は切替え時にどの基
準周波数パルスにアクセスするかを決定できない。
始動時には、TODスレーブ22のクロツク及び同期点と,TO
Dクロック源12aまたは12bからの基準信号との整合は、
受信TOD値をTODビツト０〜31として使用し、且つ自身の
スレーブTODレジスタ／カウンタ68の増分を同期点信号
の受信まで禁止することによつて行うことができる。IB
Mシステム/370では、この同期プロセスはプロセツサか
らのSET CLOCK命令によつて制御される。その場合、プ
ロセツサ24は選択ユニツト71から線63を介して送られて
くる信号を受取り、選択された基準周波数信号から引出
されたデータを含む受信TOD値をデータ・レジスタ72a又
は72bから線65a又は65bを介して読取る。次いでプロセ
ツサ24は、SET CLOCK命令を用いて、このデータを線67
を介してスレーブTODレジスタ／カウンタ68にロードす
る。スレーブTODレジスタ／カウンタ68は、同期信号が
生じるまで増分を禁止される。同期信号は同期点信号に
よつて与えられる。
整合手順は、プロセツサ初期設定の間に、上述のプログ
ラミング命令を用いて１回だけ実行すればよい。一旦整
合が達成されると、スレーブのTOD値同期点と送信され
てきた基準信号との間の不一致は障害発生を表わす。前
者が一次クロツク源からの基準周波数信号とは異なつて
いるが、二次クロツク源からの基準周波数信号と一致し
ていると、一次クロツク源に障害があり、従つてTODス
レーブ22は二次クロツク源に切替えなければならない。
両クロツク源からの基準周波数信号は一致しているが、
スレーブのクロツクとは異なつている場合、後者に障害
が発生したものとみなして、プロセツサ24に同期例外を
知らせなければならない。
TODスレーブ22は、自身のTOD値の完全性及び整合を損う
ことなく、一次クロツク源及び二次クロツク源を交互に
切替えることができる。必要であれば、切替え時に位相
同期ループ66中の発振器の位相整合を行うようにしても
よい。これはスレーブのTOD値を乱すことなく実行でき
る。TODクロツク源12a及び12bの両方が正しく動作して
いると、TODスレーブ22はどちらを一次クロツク源とし
て選択してもよい。一旦選択すると、TODスレーブ22
は、例えば故障に対するサービスを受けて回復した後、
常にその一次クロツク源の方に戻れる。一方のクロツク
源から他方のクロツク源への切替えが容易にできるため
には、それらの間のスキユーが相対的に及び基準周波数
信号の同期に比べて小さいことが必要である。
前述のように、監視機構70は、TODクロツク源12a及び12
bからの基準周波数信号における障害を検出するのに必
要である。そのような検出のための回路は、例えばTOD
クロツク源用の電力に応答する簡単なモニタで実現でき
る。従つて、電力障害或いは電源故障により、関連する
TODクロツク源からの基準周波数信号の伝送を禁止する
ようにしてもよい。クロツク源にある発振器の全体的故
障が生じた場合も同様である。同期信号間における不適
正な基準サイクル数のような他の障害も容易に検出でき
る。２重系システムでは数多くの障害や故障が検出され
ても、それらは一般に許容可能であるが、検出できない
欠陥もある。例えば、発振周波数が殆ど正しいか、又は
２つのTODクロツク源12a及び12bが互いにロツクしてい
ない場合、そのような状態は実際にシステム同期障害を
引起こし得るにもかかわらず、TODスレーブ受信回路で
容易に診断することはできない。これらの検出不能障害
は、例えばTODクロツク源の発振器回路や位相同期ルー
プにおけるコンポーネント故障によつて引起こされる。
これらもシステム内の同期を失わせる原因になり得る。
その検出の困難性にもかかわらず、本２重系システムが
カバーする障害は大部分のアプリケーシヨンにとつて受
入れることができるものである。
完全に２重のシステムにおける固有の検出及び障害分離
の問題を解決するためには、周波数に関する追加の標準
を必要とする。理論的には、3f＋１個の周波数源があれ
ばすべての単一障害点を許容できる。そのためには、４
重系のシステムが要求される。都合のよいことに、上述
のカバーされない障害モードを救済し且つこれまで説明
してきた２重系システムと互換性のある４重系システム
を構成することは可能である。その構成は２つの部分に
区分されて実装され、２重区画４重アーキテクチヤを生
成する。その一例を第５図に示す。
第５図の構成は４つのTODクロツク源76a、76b、76c及び
76dを含んでおり、これらは実質的には第２図のTODクロ
ツク源12a又は12bと同じである。各TODクロツク源は位
相同期ループ（PLL）を有しており、そこからそれぞれ
の基準信号ａ、ｂ、ｃ及びｄを他の３つのクロツク源へ
送る。各TODクロツク源は、受取つた３つの基準信号の
うちの１つを例えば多数決論理で選択し、その基準信号
に対して位相同期を試みる。このようなシステムは如何
なる単一障害点の影響も受けない。２重系システムと同
様に、１対の基準信号78及び80をTODスレーブ22へ送る
のに４つのTODクロツク源76a〜76dのうちの任意の２つ
を使用することができる。前述の２重系システムとの互
換性のため、TODクロツク源76c及び76dを一次クロツク
源及び二次クロツク源として選択してもよい。TODクロ
ツク源内部の比較回路は、送信クロツク源による位相同
期の喪失を容易に検出して障害表示を与えることができ
る。この障害表示はTODスレーブ22の受信器60で容易に
検出される。その結果、TODスレーブ22は迅速に二次ク
ロツク源への切替えを行い、それにより位相同期を維持
する。第１図の完全２重構造における「殆んど正しい周
波数」の障害モードの排除を除くと、第５図の４重アー
キテクチヤは２重系構造と同様の動作特性を持つてい
る。
２重系及び４重系の実施例は、日差約１秒の正確な同期
されたTODクロツクを生成した。多くの場合、この程度
の正確さで十分である。しかし、実時間へのより良い適
合性が望まれる、或いは要求されるアプリケーシヨンも
ある。本発明は、TODクロツク源で周波数ステアリング
を用いることによつて正確さを上げる。第６図は、２重
構成又は４重構成のTODクロツク源82の周波数ステアリ
ング機構を示している。
第６図を第２図と比較してみると、幾つかの要素が追加
されていることがわかる。フイルタ40とVCO28の間には
合計回路84が設けられている。合計回路84の出力は線86
を介してVCO28に印加され、その出力周波数を制御す
る。TODクロツク値はTODカウンタ26に記憶される。精密
基準時間機構88が利用される。TODカウンタ26及び精密
基準時間機構88からの信号はトリミング補正計算回路90
へ供給され、そこで比較される。両信号の周波数に差が
あると、回路90は線92にステアリング信号を発生する。
この信号は許可フイルタ94に印加される。許可フイルタ
94の機能は、ステアリング信号によつて与えられるトリ
ミング調整量を制限することにある。これが大きくなり
過ぎると、システムの同期化されたコンポーネント間の
位相同期が失われてしまう。許可フイルタ94の出力は、
合計回路84でフイルタ40からの処理された誤差信号に加
算される。ステアリング信号の性質に応じて、すなわち
基準周波数時間が速いか遅いかに応じて、合計回路84の
出力はVCO28の出力周波数を増減する。TODクロツク源82
の残りの要素は、第２図中の同じ参照番号を付された要
素と同様に機能する。
第６図の周波数ステアリング方式では、同期の保全性が
TODクロツクの正確性から切り離される。TODクロツク源
82の同期は、実時間からそれ程はずれることなく長期間
にわたつて適正に維持できるので、ステアリング機構を
常時働かせておく必要はない。従つて、精密基準時間機
構88も連続使用が可能でなくてもよい。例えば、WWVの
ような電波ベースの周波数基準を間欠的に使用すること
ができる。或いは、精密基準時間機構88は、ずれが目立
つ時に手動で補正できる固定周波数発振器でもよい。
以上、本発明の良好な実施例について説明してきたが、
ここで注意すべきことは、基準周波数の値が符号器／送
信器及び復号器／受信器の論理並びに基準信号用の配線
に大きな影響を及ぼすことである。例えば、同期をとる
ために１マイクロ秒よりも短いスキユーが要求されるの
であれば、適切な基準周波数は約10〜100KHzである。こ
のような低周波数向きの配線は、星形接続の場合はより
線が適しており、またバス接続の場合は同軸ケーブル又
は平衡型ケーブルを使用できる。一方、スキユーが１マ
イクロ秒よりも短かければ、ケーブル伝播遅延が重要に
なるので、ケーブルの長さをより慎重に選ぶ必要があ
る。10〜20マイクロ秒のスキユーが許されるアプリケー
シヨンの場合は、基準周波数は1KHz以下でよく、配線も
より線対で十分であつて、その長さもそれ程気にする必
要はない。
F.発明の効果 本発明によれば、MPシステムの個々のクロツクを経済的
且つ効率的に同期させるためのフオールト・トレラント
・ハードウエアが提供される。
【図面の簡単な説明】
第１図は本発明の１実施例を示すブロツク図。 第２図は第１図の実施例におけるTODクロツク源の構成
を示すブロツク図。 第３図はTODスレーブの受信器の構成を示すブロツク
図。 第４図は２つのクロツク源で発生された基準周波信号の
関係を示すパルス波形図。 第５図は本発明の他の実施例を示すブロツク図。 第６図は周波数ステアリング機構の構成を示すブロツク
図。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１対のTODクロック源と、該TOD
    クロック源の各々からそれぞれのTODクロックを受信す
    るTODスレーブ・クロック信号発生器を有するプロセッ
    サの複数個より成る多重プロセッサ・システムにおける
    TODクロックのフオールト・トレラント同期システムで
    あって、 上記TODクロック源の各々が、 （イ）公称周波数の内部クロック信号を発生する内部ク
    ロック発生手段と、 （ロ）TODクロック値を表すデータ値を保持し、上記内
    部クロック信号に応答して該内部クロック信号によって
    決まる周波数で上記データ値を増分するTODレジスタ／
    カウンタと、 （ハ）上記内部クロック信号に応答して所定周期の周期
    的基準信号を与えるための分周手段と、 （ニ）上記TODレジスタ／カウンタおよび上記分周手段
    に接続され、上記基準信号および上記TODクロック値を
    他方のTODクロック源および上記TODスレーブ・クロック
    信号発生器の各々に送信する送信手段と、 （ホ）上記他方のTODクロック源からその基準信号およ
    びTODクロック値を受信する受信手段と、 （ヘ）上記受信した基準信号と上記送信した基準信号と
    を比較して両基準信号の位相差を表す誤差信号を発生す
    る比較手段と、 （ト）上記誤差信号を上記内部クロック発生手段に印加
    して該誤差信号が減少する方向にその周波数を変化させ
    る手段と、 を有し、 上記TODスレーブ・クロック信号発生器の各々は、 （チ）スレーブTODレジスタ／カウンタおよびこれを増
    分駆動する発振器と、 （リ）上記TODクロック源の各々から基準信号を受信す
    る受信機と、 （ヌ）上記受信機に接続され、上記TODクロック源から
    送信されたTODクロック値を格納するデータ・レジスタ
    と、 （ル）上記受信機に接続され上記受信した基準信号を監
    視し、障害のない基準信号を選択してこれにより上記発
    振器を駆動する監視機構と、 （ヲ）上記送信されたTODクロック値を上記データ・レ
    ジスタから上記スレーブTODレジスタ／カウンタに読み
    取り、上記受信した基準信号の同期点の到来により上記
    発振器による上記スレーブTODレジスタ／カウンタの増
    分駆動を開始させる上記プロセッサ内の手段と、 を有する、 ことを特徴とする多重プロセッサ・システムにおけるTO
    Dクロックのフオールト・トレラント同期システム。
JP1229476A 1988-10-25 1989-09-06 フオールト・トレラント同期システム Expired - Lifetime JPH0797328B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26241688A 1988-10-25 1988-10-25
US262416 1988-10-25

Publications (2)

Publication Number Publication Date
JPH02128232A JPH02128232A (ja) 1990-05-16
JPH0797328B2 true JPH0797328B2 (ja) 1995-10-18

Family

ID=22997411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1229476A Expired - Lifetime JPH0797328B2 (ja) 1988-10-25 1989-09-06 フオールト・トレラント同期システム

Country Status (4)

Country Link
US (1) US5146585A (ja)
EP (1) EP0365819B1 (ja)
JP (1) JPH0797328B2 (ja)
DE (1) DE68923845T2 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering
US5504878A (en) * 1991-02-04 1996-04-02 International Business Machines Corporation Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character
US5636373A (en) * 1991-09-04 1997-06-03 International Business Machines Corporation System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition
US5544180A (en) * 1992-06-08 1996-08-06 Qlogic Corporation Error-tolerant byte synchronization recovery scheme
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
US5347227A (en) * 1992-12-10 1994-09-13 At&T Bell Laboratories Clock phase adjustment between duplicated clock circuits
US5838894A (en) * 1992-12-17 1998-11-17 Tandem Computers Incorporated Logical, fail-functional, dual central processor units formed from three processor units
JPH06195147A (ja) * 1992-12-23 1994-07-15 Fujitsu Ltd クロック制御装置
US5870427A (en) * 1993-04-14 1999-02-09 Qualcomm Incorporated Method for multi-mode handoff using preliminary time alignment of a mobile station operating in analog mode
US5509035A (en) * 1993-04-14 1996-04-16 Qualcomm Incorporated Mobile station operating in an analog mode and for subsequent handoff to another system
SE501156C2 (sv) * 1993-04-21 1994-11-28 Ellemtel Utvecklings Ab Referenssignal sammansatt av klocksignal och synkroniseringssignal, anordning och förfarande för synkronisering m.h.a. referenssignal
US5600822A (en) * 1994-04-05 1997-02-04 International Business Machines Corporation Resource allocation synchronization in a parallel processing system
US5450458A (en) * 1994-08-05 1995-09-12 International Business Machines Corporation Method and apparatus for phase-aligned multiple frequency synthesizer with synchronization window decoder
US5537583A (en) * 1994-10-11 1996-07-16 The Boeing Company Method and apparatus for a fault tolerant clock with dynamic reconfiguration
US5758132A (en) * 1995-03-29 1998-05-26 Telefonaktiebolaget Lm Ericsson Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals
US5742907A (en) * 1995-07-19 1998-04-21 Ericsson Inc. Automatic clear voice and land-line backup alignment for simulcast system
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
SE506739C2 (sv) 1995-09-29 1998-02-09 Ericsson Telefon Ab L M Drift och underhåll av klockdistributionsnät med redundans
SE504920C2 (sv) 1995-09-29 1997-05-26 Ericsson Telefon Ab L M Förfarande och system för redundant klockdistribution till telekommunikationsutrustningar i vilka byte av vald klocksignal bland de inkommande klocksignalerna ständigt sker
US5809540A (en) * 1995-12-04 1998-09-15 Unisys Corporation Processor command for prompting a storage controller to write a day clock value to specified memory location
US5617375A (en) * 1995-12-04 1997-04-01 Unisys Corporation Dayclock carry and compare tree
US5631933A (en) * 1996-02-21 1997-05-20 Hewlett-Packard Company Phase-locked digital synthesizers
GB2311881B (en) * 1996-04-03 2000-03-29 Ind Control Services Technolog Fault tolerant data processing systems
US6141769A (en) 1996-05-16 2000-10-31 Resilience Corporation Triple modular redundant computer system and associated method
US5903543A (en) * 1996-05-21 1999-05-11 Samsung Electronics Co., Ltd. Apparatus and method of preventing cell data loss during clock switching
US5875320A (en) * 1997-03-24 1999-02-23 International Business Machines Corporation System and method for synchronizing plural processor clocks in a multiprocessor system
US5925107A (en) * 1997-04-08 1999-07-20 International Business Machines Corporation Verifying a time-of-day counter
US6003091A (en) * 1997-04-08 1999-12-14 International Business Machines Corporation Verifying a time-of-day counter
KR100237545B1 (ko) * 1997-06-24 2000-01-15 김영환 시디엠에이 시스템의 이중화 시간/주파수 발생장치
US6055285A (en) * 1997-11-17 2000-04-25 Qlogic Corporation Synchronization circuit for transferring pointer between two asynchronous circuits
US6163550A (en) * 1997-11-17 2000-12-19 Qlogic Corporation State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses
JPH11346145A (ja) * 1998-05-29 1999-12-14 Nec Corp 多相クロック生成回路及び方法
US6223228B1 (en) * 1998-09-17 2001-04-24 Bull Hn Information Systems Inc. Apparatus for synchronizing multiple processors in a data processing system
US6121816A (en) * 1999-04-23 2000-09-19 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks
US6631483B1 (en) * 1999-06-08 2003-10-07 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
US7350116B1 (en) 1999-06-08 2008-03-25 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
US6801951B1 (en) * 1999-10-08 2004-10-05 Honeywell International Inc. System and method for fault-tolerant clock synchronization using interactive convergence
DE10023166A1 (de) * 2000-05-11 2001-11-15 Alcatel Sa Mehrrechner-System
US7571359B2 (en) * 2000-07-31 2009-08-04 Massachusetts Institute Of Technology Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals
US6760764B1 (en) * 2000-08-09 2004-07-06 Alcatel Canada Inc. Real time stamp distribution
US6711693B1 (en) * 2000-08-31 2004-03-23 Hewlett-Packard Development Company, L.P. Method for synchronizing plurality of time of year clocks in partitioned plurality of processors where each partition having a microprocessor configured as a multiprocessor backplane manager
US7324857B2 (en) * 2002-04-19 2008-01-29 Gateway Inc. Method to synchronize playback of multicast audio streams on a local network
US7392102B2 (en) * 2002-04-23 2008-06-24 Gateway Inc. Method of synchronizing the playback of a digital audio broadcast using an audio waveform sample
US7333519B2 (en) * 2002-04-23 2008-02-19 Gateway Inc. Method of manually fine tuning audio synchronization of a home network
US7209795B2 (en) 2002-04-23 2007-04-24 Gateway Inc. Method of synchronizing the playback of a digital audio broadcast by inserting a control track pulse
US7111228B1 (en) 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
US7287102B1 (en) 2003-01-31 2007-10-23 Marvell International Ltd. System and method for concatenating data
US7007114B1 (en) 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7064915B1 (en) 2003-03-10 2006-06-20 Marvell International Ltd. Method and system for collecting servo field data from programmable devices in embedded disk controllers
US7080188B2 (en) 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7848361B2 (en) * 2003-05-20 2010-12-07 Nxp B.V. Time-triggered communication system and method for the synchronization of a dual-channel network
US6970045B1 (en) 2003-06-25 2005-11-29 Nel Frequency Controls, Inc. Redundant clock module
US7526691B1 (en) 2003-10-15 2009-04-28 Marvell International Ltd. System and method for using TAP controllers
US8014378B1 (en) 2003-10-23 2011-09-06 Itt Manufacturing Enterprise, Inc. Method and apparatus for automatic control of time-of-day synchronization and merging of networks
US7716512B1 (en) * 2004-01-09 2010-05-11 Conexant Systems, Inc. Real time clock content validation
US7139150B2 (en) 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US20050240806A1 (en) * 2004-03-30 2005-10-27 Hewlett-Packard Development Company, L.P. Diagnostic memory dump method in a redundant processor
US20060020852A1 (en) * 2004-03-30 2006-01-26 Bernick David L Method and system of servicing asynchronous interrupts in multiple processors executing a user program
US7120084B2 (en) 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
US8166217B2 (en) 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US8032674B2 (en) 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US8230252B2 (en) * 2004-07-20 2012-07-24 Hewlett-Packard Development Company, L.P. Time of day response
US7308605B2 (en) * 2004-07-20 2007-12-11 Hewlett-Packard Development Company, L.P. Latent error detection
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7330488B2 (en) * 2004-12-17 2008-02-12 International Business Machines Corporation System, method, and article of manufacture for synchronizing time of day clocks on first and second computers
US7487377B2 (en) * 2005-02-09 2009-02-03 International Business Machines Corporation Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer
FR2882207B1 (fr) * 2005-02-15 2007-04-27 Alcatel Sa Dispositif de synchronisation a redondance de signaux d'horloge, pour un equipement d'un reseau de transport synchrone
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers
US7721133B2 (en) * 2006-04-27 2010-05-18 Hewlett-Packard Development Company, L.P. Systems and methods of synchronizing reference frequencies
DE102006048379B4 (de) * 2006-10-12 2008-11-06 Infineon Technologies Ag Verfahren zur Durchsatzsteuerung einer elektronischen Schaltung sowie entsprechende Durchsatzsteuerung und zugehörige Halbleiterschaltung
US8462907B2 (en) * 2009-11-10 2013-06-11 Futurewei Technologies, Inc. Method and apparatus to reduce wander for network timing reference distribution
EP2774336B1 (en) * 2011-11-04 2020-01-08 NXP USA, Inc. Real-time distributed network module, real-time distributed network and method therefor
US9319029B1 (en) * 2015-06-19 2016-04-19 Clover Network, Inc. System and method for automatic filter tuning
US10778360B1 (en) 2018-12-06 2020-09-15 Xilinx, Inc. High accuracy timestamp support
CN110690894B (zh) * 2019-09-20 2023-05-12 上海励驰半导体有限公司 一种时钟失效安全保护方法及电路
CN113534887B (zh) * 2021-05-25 2024-06-14 交控科技股份有限公司 基于实时总线的板卡间时间同步方法、装置和电子设备
CN113767340A (zh) * 2021-08-02 2021-12-07 华为技术有限公司 控制装置、电子控制系统及车辆
US11940836B2 (en) 2022-03-31 2024-03-26 International Business Machines Corporation Dual chip clock synchronization
CN115774639B (zh) * 2022-12-16 2025-08-29 苏州浪潮智能科技有限公司 一种时钟功能测试方法、装置、设备及存储介质

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE347826B (ja) * 1970-11-20 1972-08-14 Ericsson Telefon Ab L M
US3932847A (en) * 1973-11-06 1976-01-13 International Business Machines Corporation Time-of-day clock synchronization among multiple processing units
JPS5620746Y2 (ja) * 1974-07-04 1981-05-16
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system
US4063078A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Clock generation network for level sensitive logic system
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
NL7707260A (nl) * 1977-06-30 1979-01-03 Bell Telephone Mfg Moederklokinrichting.
US4239982A (en) * 1978-06-14 1980-12-16 The Charles Stark Draper Laboratory, Inc. Fault-tolerant clock system
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network
US4405899A (en) * 1979-03-01 1983-09-20 Motorola, Inc. High pass filter and method of making same
US4282493A (en) * 1979-07-02 1981-08-04 Motorola, Inc. Redundant clock signal generating circuitry
US4413318A (en) * 1980-11-20 1983-11-01 International Business Machines Corporation Use of nodes to uniquely identify processes
US4503490A (en) * 1981-06-10 1985-03-05 At&T Bell Laboratories Distributed timing system
US4388688A (en) * 1981-11-10 1983-06-14 International Business Machines Corp. Shared TOD clock modification bit
US4412342A (en) * 1981-12-18 1983-10-25 Gte Automatic Electric Labs Inc. Clock synchronization system
DE3227848A1 (de) * 1982-07-26 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur takterzeugung in fernmeldeanlagen, insbesondere zeitmultiplex-digital-vermittlungsanlagen
NL8203921A (nl) * 1982-10-11 1984-05-01 Philips Nv Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem.
US4497022A (en) * 1982-10-19 1985-01-29 International Business Machines Corporation Method and apparatus for measurements of channel operation
JPS59125192A (ja) * 1983-01-04 1984-07-19 Nec Corp 分散制御型電子交換機におけるクロツク供給回路
US4644498A (en) * 1983-04-04 1987-02-17 General Electric Company Fault-tolerant real time clock
US4577272A (en) * 1983-06-27 1986-03-18 E-Systems, Inc. Fault tolerant and load sharing processing system
US4584643A (en) * 1983-08-31 1986-04-22 International Business Machines Corporation Decentralized synchronization of clocks
US4554659A (en) * 1983-12-12 1985-11-19 At&T Bell Laboratories Data communication network
US4569017A (en) * 1983-12-22 1986-02-04 Gte Automatic Electric Incorporated Duplex central processing unit synchronization circuit
US4575848A (en) * 1984-02-01 1986-03-11 Westinghouse Electric Corp. Methods and apparatus for correcting a software clock from an accurate clock
US4589066A (en) * 1984-05-31 1986-05-13 General Electric Company Fault tolerant, frame synchronization for multiple processor systems
US4780892A (en) * 1984-10-05 1988-10-25 Willi Studer Ag Scanning frequency synchronization method and apparatus
US4709347A (en) * 1984-12-17 1987-11-24 Honeywell Inc. Method and apparatus for synchronizing the timing subsystems of the physical modules of a local area network
US4667328A (en) * 1985-04-29 1987-05-19 Mieczyslaw Mirowski Clocking circuit with back-up clock source
US4803708A (en) * 1986-09-11 1989-02-07 Nec Corporation Time-of-day coincidence system
US5041966A (en) * 1987-10-06 1991-08-20 Nec Corporation Partially distributed method for clock synchronization
US4864574A (en) * 1988-02-04 1989-09-05 Rockwell International Corporation Injection lock clock detection apparatus
US4839907A (en) * 1988-02-26 1989-06-13 American Telephone And Telegraph Company, At&T Bell Laboratories Clock skew correction arrangement
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering

Also Published As

Publication number Publication date
DE68923845D1 (de) 1995-09-21
EP0365819A3 (en) 1991-09-18
EP0365819B1 (en) 1995-08-16
JPH02128232A (ja) 1990-05-16
DE68923845T2 (de) 1996-05-02
EP0365819A2 (en) 1990-05-02
US5146585A (en) 1992-09-08

Similar Documents

Publication Publication Date Title
US5146585A (en) Synchronized fault tolerant clocks for multiprocessor systems
EP0700600B1 (en) Digital controlled crystal oscillator
US4849993A (en) Clock holdover circuit
US5570397A (en) Redundant synchronized clock controller
JPH0545973B2 (ja)
KR870011522A (ko) 클럭 제어 회로
KR20040089624A (ko) 심리스 클록
KR100237545B1 (ko) 시디엠에이 시스템의 이중화 시간/주파수 발생장치
JP3461428B2 (ja) クロック無瞬断切替装置
JPH033419A (ja) 位相同期回路
JPS6334659B2 (ja)
US5859996A (en) Clock signal supply for fault tolerant data processing
KR100333258B1 (ko) 이중화 시간/주파수 발생장치의 주파수 제어방법
JPH0267820A (ja) 標準周波数クロック発生装置
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JPH08331110A (ja) クロック発生器
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
JPH0741230Y2 (ja) 低次群障害発生時用スタッフ率固定回路
CA1296073C (en) Clock holdover circuit
US20020126783A1 (en) System and method for timing references for line interfaces
JPH11304972A (ja) 基準周波数・タイミング発生装置
JPS6322520B2 (ja)
JPH087602B2 (ja) 多重化制御装置
JPS63289620A (ja) 時刻同期化装置
JPS63238611A (ja) 時刻同期化装置