JPH0147055B2 - - Google Patents
Info
- Publication number
- JPH0147055B2 JPH0147055B2 JP58229600A JP22960083A JPH0147055B2 JP H0147055 B2 JPH0147055 B2 JP H0147055B2 JP 58229600 A JP58229600 A JP 58229600A JP 22960083 A JP22960083 A JP 22960083A JP H0147055 B2 JPH0147055 B2 JP H0147055B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- phase
- circuit
- jitter
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は入力信号を一定キヤリアで復調し、復
調キヤリアと入力信号キヤリアとの位相誤差を、
等化器の後に設けられた自動キヤリア位相制御回
路（CAPC）で検出し位相追従させる方式におい
て、雑音に影響されず、かつ位相ジツタのみを安
定に帰還して追従させるようにしたキヤリア位相
制御回路に関するものである。
調キヤリアと入力信号キヤリアとの位相誤差を、
等化器の後に設けられた自動キヤリア位相制御回
路（CAPC）で検出し位相追従させる方式におい
て、雑音に影響されず、かつ位相ジツタのみを安
定に帰還して追従させるようにしたキヤリア位相
制御回路に関するものである。
(2) 従来技術と問題点
従来、位相変調および直交振幅変調のデータ伝
送装置の受信部モデム等において、ラインからの
入力信号は回線の影響を受け、搬送波の周波数ず
れや、搬送波位相ジツタをもつている。そこで受
信部モデムでは一定の復調キヤリアを与えて復調
し、復調キヤリアと搬送波との周波数ずれや搬送
波ジツタは等化器の後で自動キヤリア位相制御回
路（CAPC）で帰還追従するような方式が従来か
ら用いられている。
送装置の受信部モデム等において、ラインからの
入力信号は回線の影響を受け、搬送波の周波数ず
れや、搬送波位相ジツタをもつている。そこで受
信部モデムでは一定の復調キヤリアを与えて復調
し、復調キヤリアと搬送波との周波数ずれや搬送
波ジツタは等化器の後で自動キヤリア位相制御回
路（CAPC）で帰還追従するような方式が従来か
ら用いられている。
第１図はこの方式の従来例の構成説明図であ
る。同図において、変調信号を受信部のAGC1に
入力して利得制御し、サンプリングによりデジタ
ルデータとする。これを復調部２で一定の復調キ
ヤリアを与えてロールオフフイルタ（ROF）３
を介して等化器（EQL）４に送る。ROF３は複
数タツプに対応する遅延回路を有する波形整形用
フイルタであり、EQL４は回線の歪を等化する。
その後、その後段にある自動キヤリア位相制御回
路（CAPC）１０により復調キヤリアと入力信号
キヤリアとの位相ずれを検出し追従させる。すな
わち、EQL４の出力は乗算部５を経て判定回路
６に入力し、等化出力と判定結果との誤差を減算
部７で検出し、その出力を複素共役部８を介し正
規化回路１１に入れ判定結果より得られる正規化
定数により位相誤差の逆相の成分に変換する。こ
れを第１積分回路９に入れ定常的位相ずれの積分
値（周波数オフセツト量）を求め、乗算部１６で
係数βを掛けて加算器１３に送り、一方逆相成分
を乗算部１２で係数αを掛けて加算器１３で乗算
器１６の出力と合成し、第２積分回路１４に送
る。第２積分回路１４ではジツタおよび周波数オ
フセツトによる位相ずれを除去するための積分を
行なう。この出力を乗算部５に入れ位相追従させ
る。一方逆相成分の複素共役と減算部７からの誤
差信号を乗算部１５で乗算しEQL４に帰還させ
る。
る。同図において、変調信号を受信部のAGC1に
入力して利得制御し、サンプリングによりデジタ
ルデータとする。これを復調部２で一定の復調キ
ヤリアを与えてロールオフフイルタ（ROF）３
を介して等化器（EQL）４に送る。ROF３は複
数タツプに対応する遅延回路を有する波形整形用
フイルタであり、EQL４は回線の歪を等化する。
その後、その後段にある自動キヤリア位相制御回
路（CAPC）１０により復調キヤリアと入力信号
キヤリアとの位相ずれを検出し追従させる。すな
わち、EQL４の出力は乗算部５を経て判定回路
６に入力し、等化出力と判定結果との誤差を減算
部７で検出し、その出力を複素共役部８を介し正
規化回路１１に入れ判定結果より得られる正規化
定数により位相誤差の逆相の成分に変換する。こ
れを第１積分回路９に入れ定常的位相ずれの積分
値（周波数オフセツト量）を求め、乗算部１６で
係数βを掛けて加算器１３に送り、一方逆相成分
を乗算部１２で係数αを掛けて加算器１３で乗算
器１６の出力と合成し、第２積分回路１４に送
る。第２積分回路１４ではジツタおよび周波数オ
フセツトによる位相ずれを除去するための積分を
行なう。この出力を乗算部５に入れ位相追従させ
る。一方逆相成分の複素共役と減算部７からの誤
差信号を乗算部１５で乗算しEQL４に帰還させ
る。
このように、CAPC１０においてジツタおよび
周波数オフセツトに追従させるための帰還信号を
戻すことにより、安定した受信が可能となる。
周波数オフセツトに追従させるための帰還信号を
戻すことにより、安定した受信が可能となる。
しかし、搬送波位相ジツタは殆ど60Hz程度の低
周波であるにも拘らず、従来の方式においては低
周波から高周波まで同じように帰還させ追従させ
ていた。従つてノイズのような低域から高域まで
一様な周波数成分をもつものに対してもCAPC回
路は追従しようとして不安定になるという欠点が
あつた。
周波であるにも拘らず、従来の方式においては低
周波から高周波まで同じように帰還させ追従させ
ていた。従つてノイズのような低域から高域まで
一様な周波数成分をもつものに対してもCAPC回
路は追従しようとして不安定になるという欠点が
あつた。
(3) 発明の目的
本発明の目的は入力信号を固定キヤリアで復調
し、復調キヤリアと入力信号キヤリアとの位相誤
差を等化器の後に設けられた自動キヤリア位相制
御回路（CAPC）で検出し位相追従させる方式に
おいて、雑音に影響されず位相ジツタのみに対し
て安定に帰還し追従させるようにしたキヤリア位
相制御回路を提供することである。
し、復調キヤリアと入力信号キヤリアとの位相誤
差を等化器の後に設けられた自動キヤリア位相制
御回路（CAPC）で検出し位相追従させる方式に
おいて、雑音に影響されず位相ジツタのみに対し
て安定に帰還し追従させるようにしたキヤリア位
相制御回路を提供することである。
(4) 発明の構成
前記目的を達成するため、本発明のキヤリア位
相制御回路は入力信号を一定の復調キヤリアで復
調して等化器に与え、等化器出力に基づいて判定
回路により受信データ値を判定するとともに、判
定結果と等化器出力との位相誤差を求め、該位相
誤差に応じて入力信号キヤリアと前記復調キヤリ
アとの位相誤差を補正する係数を導出して等化器
出力に帰還させるキヤリア位相制御回路におい
て、前記判定回路からの位相誤差の示す周波数に
応じて前記補正係数値を変化せしめる演算手段を
設けたことを特徴とするものである。
相制御回路は入力信号を一定の復調キヤリアで復
調して等化器に与え、等化器出力に基づいて判定
回路により受信データ値を判定するとともに、判
定結果と等化器出力との位相誤差を求め、該位相
誤差に応じて入力信号キヤリアと前記復調キヤリ
アとの位相誤差を補正する係数を導出して等化器
出力に帰還させるキヤリア位相制御回路におい
て、前記判定回路からの位相誤差の示す周波数に
応じて前記補正係数値を変化せしめる演算手段を
設けたことを特徴とするものである。
(5) 発明の実施例
本発明の原理は第１図に示したCAPC１０のう
ちの判定回路６からの位相誤差の逆相成分を正規
化した後、乗算部１２で掛けるべき係数αが大き
いと、ジツタを制御する耐力が大きいがノイズ耐
力が小さく、係数αが小さいとジツタを制御する
耐力が小さくなるがノイズ耐力は大きくなるとい
う特性がある。実際にジツタで問題となるのは低
周波であり、ノイズで問題となるのは高周波ノイ
ズである。そこでこの乗算部１２の係数を位相誤
差の周波数が低周波のときは大きくし、高周波の
ときは小さくするように制御する付加回路を設け
たものである。
ちの判定回路６からの位相誤差の逆相成分を正規
化した後、乗算部１２で掛けるべき係数αが大き
いと、ジツタを制御する耐力が大きいがノイズ耐
力が小さく、係数αが小さいとジツタを制御する
耐力が小さくなるがノイズ耐力は大きくなるとい
う特性がある。実際にジツタで問題となるのは低
周波であり、ノイズで問題となるのは高周波ノイ
ズである。そこでこの乗算部１２の係数を位相誤
差の周波数が低周波のときは大きくし、高周波の
ときは小さくするように制御する付加回路を設け
たものである。
第２図は本発明の実施例の構成説明図である。
同図において、第１図と機能的に同じブロツクに
は同番号を付して示す。第１図と異なる点は、正
規化回路１１の後段に付加回路として、乗算部２
１と移動平均回路２２を含む回路２０と、自乗回
路２３と、低域通過フイルタ２４より成るループ
を設けたことである。そして最初係数αとして設
定した出力を上述の制御でα′として乗算部１２に
送る。すなわち、乗算部２１で係数αを設定した
後、複数の遅延回路２２1〜２２3とその入力に各
出力を加算する加算器２２4より成る移動平均回
路２２に送り、複数シンボルを１シンボルずつ移
動させて加算平均すると、低周波では大きな値が
算出されるのに対し、高周波ノイズは小さな値が
出力される。この出力を自乗回路２３により自乗
することにより、低周波と高周波の振幅差がさら
に大きくなるとともに直流成分が得られる。自乗
回路２３ではリツプルが発生する場合があるか
ら、次の低域通過フイルタ（LPF）２４により
リツプルを抑え、リミツタ２５を通した後係数
α′を乗算部１２に供給する。
同図において、第１図と機能的に同じブロツクに
は同番号を付して示す。第１図と異なる点は、正
規化回路１１の後段に付加回路として、乗算部２
１と移動平均回路２２を含む回路２０と、自乗回
路２３と、低域通過フイルタ２４より成るループ
を設けたことである。そして最初係数αとして設
定した出力を上述の制御でα′として乗算部１２に
送る。すなわち、乗算部２１で係数αを設定した
後、複数の遅延回路２２1〜２２3とその入力に各
出力を加算する加算器２２4より成る移動平均回
路２２に送り、複数シンボルを１シンボルずつ移
動させて加算平均すると、低周波では大きな値が
算出されるのに対し、高周波ノイズは小さな値が
出力される。この出力を自乗回路２３により自乗
することにより、低周波と高周波の振幅差がさら
に大きくなるとともに直流成分が得られる。自乗
回路２３ではリツプルが発生する場合があるか
ら、次の低域通過フイルタ（LPF）２４により
リツプルを抑え、リミツタ２５を通した後係数
α′を乗算部１２に供給する。
この付加回路に低周波のジツタ成分が入つた場
合、移動平均回路２２では殆ど減衰なしに通り、
乗算部１２に与えられる係数α′は大きくなるから
ジツタの抑制力は大きくなる。ノイズのような高
周波成分が入つた場合には移動平均回路２２で大
きな減衰を受けジツタの抑制力は小さいがノイズ
の耐力は大きくなる。
合、移動平均回路２２では殆ど減衰なしに通り、
乗算部１２に与えられる係数α′は大きくなるから
ジツタの抑制力は大きくなる。ノイズのような高
周波成分が入つた場合には移動平均回路２２で大
きな減衰を受けジツタの抑制力は小さいがノイズ
の耐力は大きくなる。
このようにジツタの周波数により発生する悪影
響を何れも減少することができる。
響を何れも減少することができる。
(6) 発明の効果
以上説明したように、本発明によれば、CAPC
により定常的な位相ずれ（周波数オフセツト）と
位相ジツタを検出し等化器出力に帰還させる方式
において低周波成分である位相ジツタのみを安定
に帰還させる追加回路を設けたものである。これ
により、従来のような不安定な高周波ノイズに対
しては追従されないから、常に位相ジツタのみを
効果的に抑制することができる。さらに高周波ノ
イズに対してはα′が小さくなるからノイズの影響
が減少する。
により定常的な位相ずれ（周波数オフセツト）と
位相ジツタを検出し等化器出力に帰還させる方式
において低周波成分である位相ジツタのみを安定
に帰還させる追加回路を設けたものである。これ
により、従来のような不安定な高周波ノイズに対
しては追従されないから、常に位相ジツタのみを
効果的に抑制することができる。さらに高周波ノ
イズに対してはα′が小さくなるからノイズの影響
が減少する。
その結果として従来より位相ジツタに対する追
従範囲が広くなるという利点が得られる。
従範囲が広くなるという利点が得られる。
なお、ここでは低周波成分を抽出するのに移動
平均形のLPFを用いたが、この形のLPFに限定
されるものではなく、他の形のLPFでもよい。
平均形のLPFを用いたが、この形のLPFに限定
されるものではなく、他の形のLPFでもよい。
第１図は従来例の構成説明図、第２図は本発明
の実施例の構成説明図であり、図中、１はAGC、
２は復調部、３はロールオフフイルタ、４は等化
器、５，１２，１６，２１，２３は乗算部、６は
判定回路、７は減算部、８，１５は複素共役部、
９は第１積分回路、１０は自動キヤリア位相制御
回路（CAPC）、１１は正規化回路、１３は加算
器、１４は第２積分回路、２２は移動平均回路、
２３は自乗回路、２４は低域通過フイルタ、２５
はリミツタを示す。
の実施例の構成説明図であり、図中、１はAGC、
２は復調部、３はロールオフフイルタ、４は等化
器、５，１２，１６，２１，２３は乗算部、６は
判定回路、７は減算部、８，１５は複素共役部、
９は第１積分回路、１０は自動キヤリア位相制御
回路（CAPC）、１１は正規化回路、１３は加算
器、１４は第２積分回路、２２は移動平均回路、
２３は自乗回路、２４は低域通過フイルタ、２５
はリミツタを示す。
Claims (1)
- １ 入力信号を一定の復調キヤリアで復調して等
化器に与え、等化器出力に基づいて判定回路によ
り受信データ値を判定するとともに、判定結果と
等化器出力との位相誤差を求め、該位相誤差に応
じて入力信号キヤリアと前記復調キヤリアとの位
相誤差を補正する係数を導出して等化器出力に帰
還させるキヤリア位相制御回路において、前記判
定回路からの位相誤差の示す周波数に応じて前記
補正係数値を変化せしめる演算手段を設けたこと
を特徴とするキヤリア位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229600A JPS60121828A (ja) | 1983-12-05 | 1983-12-05 | キヤリア位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229600A JPS60121828A (ja) | 1983-12-05 | 1983-12-05 | キヤリア位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60121828A JPS60121828A (ja) | 1985-06-29 |
| JPH0147055B2 true JPH0147055B2 (ja) | 1989-10-12 |
Family
ID=16894718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58229600A Granted JPS60121828A (ja) | 1983-12-05 | 1983-12-05 | キヤリア位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121828A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4827449B2 (ja) * | 2005-07-15 | 2011-11-30 | 日本無線株式会社 | 振幅位相制御装置および受信システム |
-
1983
- 1983-12-05 JP JP58229600A patent/JPS60121828A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60121828A (ja) | 1985-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201768B2 (ja) | 適応性位相同期ループ | |
| US5115454A (en) | Method and apparatus for carrier synchronization and data detection | |
| EP1349337B1 (en) | Multicarrier reception with interference detection | |
| KR20010075490A (ko) | 호환성 디지털 오디오 방송시스템의 상보성 캐리어이퀄라이제이션 방법 | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JPH03205939A (ja) | 搬送波再生方式およびディジタル位相復調装置 | |
| US4926499A (en) | Carrier phase controller for a receiver of phase modulated signals | |
| JPH09224059A (ja) | 直接変換ｆｓｋ受信機 | |
| JP2971028B2 (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| EP0059415A1 (en) | System for demodulation of phase-shift keying signals | |
| JPH1041992A (ja) | 準同期検波復調装置 | |
| EP0621712B1 (en) | Distortion canceller for line receivers | |
| US7924962B2 (en) | Clock regeneration circuit technical field | |
| US20050220241A1 (en) | Mean power frequency discriminator, frequency phase locked loop circuit and digital television demodulator using the same | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| CN101401378A (zh) | 载波再生装置和载波再生方法 | |
| RU2438258C2 (ru) | Отслеживание несущей для радиоприемников с внутриполосным совмещенным каналом с амплитудной модуляцией | |
| JPS6130347Y2 (ja) | ||
| JPH01132253A (ja) | 位相制御装置 | |
| JPS60121828A (ja) | キヤリア位相制御回路 | |
| JP3537738B2 (ja) | クロック再生回路 | |
| JPH04207802A (ja) | デジタル型ｆｍ信号復調装置 | |
| JPH08102769A (ja) | Ｏｆｄｍ同期復調回路 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP2545882B2 (ja) | データ再生装置 |