JPH01500390A - トランジスタの改良 - Google Patents
トランジスタの改良Info
- Publication number
- JPH01500390A JPH01500390A JP62502842A JP50284287A JPH01500390A JP H01500390 A JPH01500390 A JP H01500390A JP 62502842 A JP62502842 A JP 62502842A JP 50284287 A JP50284287 A JP 50284287A JP H01500390 A JPH01500390 A JP H01500390A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- gate
- drain regions
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
トランジスタの改良
この発明はトランジスタの生産工程に関し、特にサブミクロンＣＭＯＳトランジ
スタのソースおよびドレインに適した浅いｐ＋およびｎ＋ドープ処理層の組立て
に関する。
かかるトランジスタの浅い接合は極めて高い抵抗を有し、本発明の狙いはかかる
接合における抵抗を減少させることである。
本発明により、適当な基板の上に置かれたフィールド酸化物分離層によって囲ま
れているゲート酸化物層の上にポリシリコンの層を貼り二ゲート電極を形成する
ようにゲート酸化物の上にあるポリシリコン層の選択された領域内でポリシリコ
ン層にレジスト層を貼り：ソースおよびドレイン領域を形成するようにイオン注
入を選択し、前記注入はゲート酸化物層を経て前記レジスト層によりマスクされ
た領域内を除く制限された範囲までわたり；前記酸化物層から伸びるゲート電極
を残すようにポリシリコン層およびレジスト層を腐食させ：ソースおよびドレイ
ン領域を活性化して前記領内のゲート酸化物を除去し；そして最後に前記ゲート
電極およびソースならびにドレイン領域の上に導電層をデポジットする、ことを
含むトランジスタの生産工程が提供される。
特表昭６４−５ｏｏａ９ｏ （２）
ゲート電極を形成する前にポリシリコン層への注入によってソースおよびドレイ
ン領域を作るドープ処理局の形成によって、サブミクロンＣＭＯＳトランジスタ
のソースおよびドレイン領域に適した浅いｐ＋ならびにｎ＋ドープ処理層を得る
ことができる。しかし本発明による工程は、例えばバイポーラ・トランジスタの
生産といったような他の領域にも使用される。
ソースおよびドレイン領域は、ゲート電極を形成するようにポリシリコン層を腐
食させる前に活性化することができるが、ポリシリコン層が腐食された後でかつ
ゲート酸化物層がソースおよびドレイン領域で除去される前に、前記領域を活性
化させることが望ましい。しかしもう１つの別法のように、ソースおよびドレイ
ン領域内のドープ材料層の活性化は、ポリシリコンの腐食ならびにゲート酸化物
層の除去後に起こることがある。
最終導電層はケイ化物または選択性耐火金属デポジション、例えば選択性タング
ステンを含むことがある。
本発明は上述の工程で作られたときのトランジスタにも広がる。
本発明を図面に関して例としてこれから詳しく説明するが、図面は本発明による
トランジスタの生産の連続段階を示す。
第１図は本発明による工程の初期段階を示し：第２図は基板に浅いソースおよび
ドレイン電極を形成する選択性イオン注入の段階を示し：
第３図はポリシリコン層を腐食した後のトランジスタを示し：
第４図はソースおよびドレイン領域の活性化後のトランジスタを示し：
第５図は本発明による工程によって作られた完成品のトランジスタを示す。
図面から、ポリシリコン層１は適当な基板４の上に置かれたフィールド酸化物分
離１ｉｉ３によって囲まれているゲート酸化物１！２の上に貼られている。レジ
スト１ｌ１５は、第１図に示されるようなゲート′Ｉｉ極を形成するゲート酸化
物層１２の上にあるポリシリコン１１１に貼られている。
次に選択性ｎ形またはｐ形イオン注入が第２図に示される通り行われ、レジスト
層５はマスクとして作用するので酸化物層２の下にある基板の選択された領域の
みが注入されてＮＭＯ８またはＰＭＯＳトランジスタのソースおよびドレイン領
域が作られる。注入材６および７はデバイスの活性区域をちょうど貫通する。
次にポリシリコンＩ１１は、レジスト層５の下にある領域を除き腐食され、その
後レジスト層は第３図に示される通りポリシリコン・ゲート８を残して除去され
る。ソースおよびドレイン領域６ならびに７が次に活性化されて、約０．１μｍ
の接合深さまで拡散され、第４図に示される構造物が作られる。
最後に、ソースおよびドレイン領域でゲート酸化物層２が除去されてゲート側壁
酸化物フィレット９が作られ、その後ケイ化物層１０がゲート領域８、ソース領
域６、およびドレイン領域７に貼られ、第５図に示される通り層のシート抵抗を
約８Ω／口以下に減少させる。
本発明による工程は小形（ゲート長さ１μｍ以下）のＣＭＯＳトランジスタに適
しているが、例えばバイポーラ・トランジスタにも適すると思われる。ゲート電
極を形成する前のソースおよびドレインの注入は、極めて浅い拡散の形成を可能
にする。
本発明は上記の例に制限されず、発明の範囲から逸脱せずに変化および変形が可
能である０例えば、ソースおよびドレイン領域６ならびに７はポリシリコン層１
およびレジスト層５を腐食する前に活性化することができる（第３図）が、これ
は望ましくない、もう１つの別法として、ソースおよびドレイン領域６ならびに
７はゲート酸化層２がこれらの領域から除去された後で活性化することができる
。
ケイ化物１０はポリシリコンまたは任意な他の適当な１１ｆｆｉ層を含むことが
ある。別法として、ケイ化物は選択性耐火金属デポジション、例えば選択性タン
グステンによって置き替えることができる。
Ｆｔｒｓ、５゜
手続補正書（０引
昭和６３年２月１２日
Claims (6)
- １．適当な基板の上に置かれたフィールド酸化物分離層によって囲まれているゲ ート酸化物層の上にポリシリコンの層を貼り；ゲート電極を形成するようにゲー ト酸化物の上にあるポリシリコン層の選択された領域内でポリシリコン層にレジ スト層を貼り；ソースおよびドレイン領域を形成するようにイオン注入を選択し 、前記注入はゲート酸化物層を経て前記レジスト層によりマスクされた領域内を 除く制限された範囲までわたり；前記酸化物層から伸ひるゲート電極を残すよう にポリシリコン層およびレジスト層を腐食させ；ソースおよびドレイン領域を活 性化して前記領域内のゲート酸化物を除去し；そして最後に前記ゲート電極およ びソースならびにドレイン領域の上に導電層をデポジットする、ことを含むこと を特徴とするトランジスタの生産工程。
- ２．ソースおよびドレイン領域はポリシリコン層が腐食された後で活性化される 、ことを特徴とする請求の範囲第１項記載による工程。
- ３．ソースおよびドレイン領域は酸化物層がこれらの領域から除去された後で活 性化される、ことを特徴とする請求の範囲第２項記載による工程。
- ４．前記導電層はケイ化物を含む、ことを特徴とする前述の請求の範囲のどれで も１つの項記載による工程。
- ５．前記導電層は選択性耐火金属デポジシヨンを含む、ことを特徴とする請求の 範囲第１項ないし第３項のどれでも１つの項記載による工程。
- ６．ゲートは前記導電層のデポジシヨン前に酸化物フイレツトを備えている、こ とを特徴とする前述の請求の範囲のどれでも１つの項記載による工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8611580 | 1986-05-12 | ||
| GB8611580A GB2190790B (en) | 1986-05-12 | 1986-05-12 | Improvements in transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01500390A true JPH01500390A (ja) | 1989-02-09 |
| JP2758163B2 JP2758163B2 (ja) | 1998-05-28 |
Family
ID=10597752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62502842A Expired - Fee Related JP2758163B2 (ja) | 1986-05-12 | 1987-05-11 | サブミクロン・トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4833097A (ja) |
| EP (1) | EP0270562B1 (ja) |
| JP (1) | JP2758163B2 (ja) |
| DE (1) | DE3782146T2 (ja) |
| GB (1) | GB2190790B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2172427A (en) * | 1985-03-13 | 1986-09-17 | Philips Electronic Associated | Semiconductor device manufacture using a deflected ion beam |
| JPH0758701B2 (ja) * | 1989-06-08 | 1995-06-21 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100189964B1 (ko) * | 1994-05-16 | 1999-06-01 | 윤종용 | 고전압 트랜지스터 및 그 제조방법 |
| DE4417916A1 (de) * | 1994-05-24 | 1995-11-30 | Telefunken Microelectron | Verfahren zur Herstellung eines Bipolartransistors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4736984U (ja) * | 1971-04-03 | 1972-12-23 | ||
| JPS54879A (en) * | 1977-06-03 | 1979-01-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of mis transistor |
| JPS6154669A (ja) * | 1984-08-27 | 1986-03-18 | Hitachi Ltd | Ｍｏｓ形電界効果トランジスタおよびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3873373A (en) * | 1972-07-06 | 1975-03-25 | Bryan H Hill | Fabrication of a semiconductor device |
| JPS55107229A (en) * | 1979-02-08 | 1980-08-16 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of manufacturing semiconductor device |
| NL7902878A (nl) * | 1979-04-12 | 1980-10-14 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting. |
| JPS5621367A (en) * | 1979-07-27 | 1981-02-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5648174A (en) * | 1979-09-28 | 1981-05-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its preparation |
| JPS57130417A (en) * | 1981-02-05 | 1982-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
| JPS57204170A (en) * | 1981-06-10 | 1982-12-14 | Fujitsu Ltd | Manufacture of mos type field effect transistor |
| JPS59188974A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置の製造方法 |
| US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
-
1986
- 1986-05-12 GB GB8611580A patent/GB2190790B/en not_active Expired
-
1987
- 1987-05-11 EP EP87902661A patent/EP0270562B1/en not_active Expired
- 1987-05-11 JP JP62502842A patent/JP2758163B2/ja not_active Expired - Fee Related
- 1987-05-11 US US07/150,410 patent/US4833097A/en not_active Expired - Lifetime
- 1987-05-11 DE DE8787902661T patent/DE3782146T2/de not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4736984U (ja) * | 1971-04-03 | 1972-12-23 | ||
| JPS54879A (en) * | 1977-06-03 | 1979-01-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of mis transistor |
| JPS6154669A (ja) * | 1984-08-27 | 1986-03-18 | Hitachi Ltd | Ｍｏｓ形電界効果トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0270562B1 (en) | 1992-10-07 |
| GB8611580D0 (en) | 1986-06-18 |
| US4833097A (en) | 1989-05-23 |
| GB2190790B (en) | 1989-12-13 |
| DE3782146T2 (de) | 1993-04-29 |
| DE3782146D1 (de) | 1992-11-12 |
| EP0270562A1 (en) | 1988-06-15 |
| GB2190790A (en) | 1987-11-25 |
| WO1987007084A1 (en) | 1987-11-19 |
| JP2758163B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874713A (en) | Method of making asymmetrically optimized CMOS field effect transistors | |
| JPH01500390A (ja) | トランジスタの改良 | |
| JPS6193670A (ja) | 金属ゲ−トと被覆されたソ−ス／ドレインとを有するｍｏｓ−ｖｌｓｉ半導体デバイスの作製方法 | |
| JPS59211282A (ja) | 集積回路の製造方法 | |
| JP3292154B2 (ja) | 半導体装置の製造方法 | |
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JP2569809B2 (ja) | 半導体装置の製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JPS6243341B2 (ja) | ||
| JPH01140667A (ja) | 半導体装置 | |
| JPH056345B2 (ja) | ||
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS6149473A (ja) | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS63234520A (ja) | 半導体装置の製造方法 | |
| JPS5974673A (ja) | 半導体装置の製造方法 | |
| JPH02295131A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS63128660A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPS63313817A (ja) | 半導体装置の製造方法 | |
| JPH0457095B2 (ja) | ||
| JPS58222537A (ja) | 半導体装置の製造方法 | |
| JPS63164275A (ja) | 半導体装置の製造方法 | |
| JPH051622B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |