JPH01503105A - モノリシック形式で集積化されているトランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 終段トランジスタを有するトランジスタ装置従来技術 本発明は請求の範囲第１項の上位漿念に示されている終段トランジスタを有する トランジスタ装置を前提とする。

ドイツ連邦共和国特許出願公開公報８５４５９３６６号に、ダーリントントラン ジスタとして形成された電力トランジスタを有するトランジスタ装置が示されて いる。このトランジスタ装置は、自動車にかけるトランジスタ点火を制御するた めの点火終段として、用いられる。この目的でこの電力トランジスタのコレクタ ーエミッタ回路に点火コイルの１次巻−が接続されている。点火コイルの２次側 においてできるだけ高い点火電圧を得られるようにするためには、誘導法則によ れば、点火コイルの１次巻−を流れる電流をできるだけ迅速に遮断する必要があ る。

公知のように、トランジスタのスイッチオフの際にベース制御の終了後にトラン ジスタがその完全な阻止状態に達する迄には、多少の時間が経過する。このター ンオフ時間は、轡にトランジスタのベース領域に蓄積される電荷キャリヤに起因 する。さらにトランジスタの、電荷の蓄積されるコレクターベース容量も間過と なることが多い。そのためトランジスタのターンオフ時間は、コレクタ電流１に 遮断するためにベース電流をオフにする時は、著しく長くなる。このターンオフ 時間は、トランジスタ中に蓄積される電荷キャリヤをベース電流の反転により除 去することにより、著しく短−できる。相応のことがダーリントンＭＷＣ形式の 出力トランジスタに対してもめてはまる。しかしこの場合は最小のスイッチング 時間は、ドライバトランジスタのベースだけでなく終段トランジスタのベースも 空乏層化した時にだけ、得られる。多くの適用例において回路接衝上の理由から 、迅速な遮断過程を形成するためにベース電流の反＠を実施することは可能では ないＯ そのため本発明の課題は、ターンオフの目的でペース電流だけがオフにされる時 でも、電力トランジスタのできるだけ短かいターンオフ時間が得られるようにし た形式の電力トランジスタを有するトランジスタ装置を提供することである。

この課題は、請求項１の特徴部分に示された構成の本発明によるトランジスタ装 置により解決されている。

発明の利点 請求項１の特徴部分の構成を有する本発明のトランジスタ装置は、著しく簡単に モノリシック形式で集積化できる利点を有する。このトランジスタ装置の動作は 、各々のトランジスタデータに実質的に依存しない。

そのためこのトランジスタ装置は量ｉ１によるターンオフ時間のばらつきがほと んど生じない。そのためこのトランジスタ装置は、ターンオフ時間の許容範囲に 対して高い品質が要求される個所において、例えば自動車におけるトランジスタ 点火装置をＷ卿するだめの点火終段として用いる時は、高い信頼性をもって使用 できる。

本発明の別の有利な構成が請求項２以下に示されている。例えば空乏層化トラン ジスタに、本来のを２層化作用を引き受ける７オロワトランジスタを後置接続す ると、著しく有利でらる。この構成により空乏層化トランジスタは７オロワトラ ンジスタの制御のためにだけ用いられ、そのため著しく小形にかつ電力消費が少 ないようにモノリシック集積技術により、隣り合う構成エレメントの拡散領域を 用いて実施できるようになる。さらに電力トランジスタをダーリントントランジ スタ装置により構成し、それのベース−エミッタダイオードを並列抵抗により橋 絡すると著しく有利でるる。そのため後置接続のトランジスタのベース帯域の空 乏層化がこの抵抗を介しても行なわれ、そのため短かいターンオフ時間が得られ るようになる。

図　面 本発明の実施例が図面に示されておりさらに以下の記載に詳述されている。第１ 図は実施例の回路図を示し、他方、第２図はサブストレート上での拡散構造を示 す。

冥慕例の！ｉ５！明 第１図にトランジスタ装置の回路図が示されている。

このトランジスタ装置はベース端子Ｂ１コレクタ端子Ｃおよびエミッタ端子Ｅを 有する。このトランジスタ装置は、ドライバトランジスタＴ１および電力トラン ジスタＴ２から成る終段ダーリントントランジスタを有スル。トランジスタ’ｒ ｉ、’ｒ２のコレクタは共通にコレクタ端子Ｃへ接続されている。ドライバトラ ンジスタＴ１のベースはベース端子Ｂへ導びかれ、他方それのエミッタは電力ト ランジスタＴ２のベースと接続されている。電力トランジスタＴ２のエミッタは エミッタ端子Ｅへ導びかれている。ドライバトランジスタＴ１のベース−エミッ ターダイオードと並列に抵抗Ｒ１が接続されており、他方、電力トランジスタＴ ２のベース−エミッターダイオードと並列に抵抗Ｒ２が相応に接続されている。

抵抗Ｒ３がベース端子ＢからトランジスタＴ３のコレクタへ導びかれている。ト ランジスタＴ３ａ７オロワトランジスタとして空乏層化トランジスタＴ４により 制御される。この目的で７オロワトランジスタＴ３はそのベースが空乏層化トラ ンジスタＴ４のコレクタと接αされており、他方、フォロワトランジスタＴ３の エミッタはエミッタ端子Ｅへ接続されている。空乏層化トランジスタＴ４のエミ ッタはベース端子Ｂと接続されており、他方、そのベースはコレクタ端子Ｃと接 続されている。トランジスタＴ４の導電形はトランジスタＴ１．Ｔ２．Ｔ３の導 電形とは逆でるる。

終段−ダーリントントランジスタＴｉ、Ｔ２および抵抗Ｒ１，Ｒ２の動作法は当 業者には公知でるるため、貌明を簡単にするためここでは詳述しない。

電力トランジスタのターンオフ時間は、投入接続されている状態における過制御 または飽和の程度に著しく依存する。この過制御はこの電力トランジスタの増襠 度に依存し、そのためこの著しい製品のばらつきが生ずる。空乏層化トランジス タＴ４およびフォロワトランジスタＴ３によりドライバトランジスタＴ１は完全 に導通制御はされるが、しかし過制御へは移行しない。何故ならばコレクタ端子 Ｃにおける電位がドライバトランジスタＴ１のエミッタ電位の近傍に移行すると 、空乏層化トランジスタＴ４が導通制御されそのため７オロワトランゾスタＴ３ が制御される。そのため抵抗Ｒ６およびトランジスタＴ３のコレクターエミッタ 区間を介して、ベース電流がドライバトランジスタＴ１のベースから流れる。そ のため過制御が打ち消される。

ベース端子Ｂにおけるベース電流のスイッチオフの後にもまだ電荷キャリヤがト ランジスタのベース帯域中に存在している。７オロワトランジスタＴ３のベース 帯域におけるこの蓄積された電荷のため、なお多少の時間の間はトランジスタＴ ３が導通制御されたままになる。そのためトランジスタＴ１のベース帯域も、お よび抵抗Ｒ１およびＲ２を介してトランジスタＴ２のベース帯域が、空乏層化さ れる。そのためトランジスタ装置全体のターンオフ時間の最大の短縮が達成され る。

第２図に第１図に示された回路のモノリンンク集積の拡散構造が示されている。

この拡散構造は、表面に金属の接続回路網を椴り付ける前に、けんび鏡で見るこ とができる。共通のコレクタを形成するためのサブストレートは負にドーピング されており、さらにコレクタ端子Ｃによる電気端子用の、図示されていない裏側 金属化部分を有する。第２図に示されている拡散構造の右の外側部分は、それに 応じて、電力トランジスタＴ２のコレクタ領域Ｃ２を形成する。他方、左側の外 側部分は相応にドライバトランジスタＴ１の；レクタ帯域Ｃ１を示す。これらの コレクタ領域中へ次に正にドーピングされるベース帯域が形成される。このベー ス帯域の幾何学的形状は、変化されるべきでない領域のマスキングにより形成さ れる。同時に、第２図の左側にドライバトランジスタＴ１のベース領域が形成さ れ、および第２図の右側に電力トランジスタＴ２のベース帯域Ｂ２が形成される 。さらにベース帯域Ｂ１゜Ｂ２の間に設けられる７オロワトランジスタＴ３のベ ース帯域Ｂ３が形成される。ベース帯域Ｂ１は２つの狭い外側ブリッジを介して ベース帯域Ｂ２と接続されている。このブリッジにより畑抗Ｒ１が形成される。

ベース帯域Ｂ３に隣り合う、ベース帯域Ｂ１の部分は同時に空乏層化トランジス タＴ４のエミッタＥ４を形成する。その間に設けられる、コレクタサブストレー トの負にドーピングされた領域は、空乏層化トランジスタＴ４のベース帯域Ｂ４ ′ｔ−形成する。空乏層化トランジスタＴ４のコレクタはこのようにしてフォロ ワトランジスタＴ３のベース帯域Ｂ３により、特別な拡散を必要とすることなく 形成される。

正にドーピングされるベース帯域Ｂ１．Ｂ１１　Ｂ３の中へ、公知のように高い 濃度で負にドーピングされたエミッタ帯域が設けられる。第２図の左側にドライ バトランジスタＴ１のエミッタＥ１が形成される。右側に相応に電力トランジス タＴ２のエミッタＥ２が形成される。７オロワトランジスタＴ３のコレクタＣ３ およびエミッタＥ３は、ベース帯域Ｂ３の内部の２つの隣り合う小さい帯域によ り形成される。選抗Ｒ３はベース帯域Ｂ１を多少突出させることにより形成され る。この抵抗はフォロワトランジスタＴ３のコレクタへ、第２図には示されてい ない小さい金属接続体により、接続される。第２図に示されていない抵仇Ｒ２は 、サブストレートの表面に設けられる、電力トランジスタＴ２のベース−エミッ タ接合部の一廊における小さい短絡により、形成される。ダーリントン終段トラ ンジスタの集ｍｔ垂直ストラクチャとして、および７オロワトランジスタを有す る空乏層化トランジスタを隣り合う水平ストラフチャとして集積することにより 、サブストレート上での著しくわずかな所要面積しか必要とされなくなる。

Ｒ１ 補正書の翻訳文提出書（特許法第１８４条の８）昭和６３年１２月２６　日 特許庁長官　吉　１）　文　毅　殿 １、・国際出願番号 ＰＣＴ／ＤＥ　８７１０○２１７ ２、発明の名称 終段トランジスタを有するトランジスタ装置３、特許出願人 住所　〒１００東京都千代田区丸の内３丁目３番１号５、補正書の提出年月日 明　細　書 トランジスタ装置 従来接衝 不発明は請求項１の上位概念に示されたトランジスタ装置に関する。

ドイツ連邦共和国特許出願公開公報第５４５９５６６号に、ダーリントントラン ジスタとして形成された電力トランジスタを有するトランジスタ装置が示されて いる。このトランジスタ装置は、自動車におけるトランジスタ点火装置を制御す るための点火終段として、用いられる。この目的でこの電カド２ンジスタのコレ クターエミッタ回路に点火コイルの１次巻線が接続されている。点火コイルの２ 次側においてできるだけ高い点火電圧を得られるようにするためには、誘導法則 によれば、点火コイルの１次巻線を流れる電流をできるだけ迅速に！！断する必 要がらる。

公知のように、トランジスタのスイッチオフの際にベース制御の終了後にトラン ジスタがその完全な阻止状態に這する迄には、多少の時間が経過する。このター ンオフ時間は、轡にトランジスタのベース領域に蓄積される電荷キャリヤに起因 する。さらにトランジスタの、電荷の蓄積されるコレクターベース容量も問題と なることが多い。そのためトランジスタのターンオフ時間は、コレクタ電流を遮 断するためにベース電流をオフにする時は、著しく長くなる。このターンオフ時 間は、トランジスタ中に蓄積される電荷キャリヤをベース電流の反転により除去 することにより、著しく短縮できる。相応のことがダーリントン接続形式の出カ ド２ンジスタに対してもあてはまる。しかしこの場合は最小のスイッチング時間 は、ドライバトランジスタのベースだけでなく終段トランジスタのベースも空乏 層化した時にだけ、得られる。多くの適用例において回路技術上の理由から、迅 速な遮断過程を形成するためにベース電流の反転を実施することは可能ではない 。

ドイツ連邦共和国特許出願公開公報第５２４７００６号に請求項１の上位概念に 示されたトランジスタ装置が記載されている。このトランジスタ装置に２いては 、迅速な遮断過程を達成するためのベース電流の反転が行なえない。この公知の 場合、Ｍ１トランジスタのベース−エミッタ区間に並列に接続された第２トラン ゾスタが、この第１トランジスタの過制御を打ち消す。

その結果、第１トランジスタの遮断の際にそのベース帯域から除去すべき多数の 電荷キャリヤが減少されて、そのため第１トランジスタの遮断時間がある程度は 短かくされる。しかし第２トランジスタのベースが第１トランジスタのコレクタ と”ｆＬ接接続されているため、第１トランジスタのＳ断の除に第２トランジス タはその蓄積電荷を十分長くに保持できない。第１トランジスタがそのベース電 流のオフにより迦断されると第２トランジスタのベースは、第１トランジスタの 、そのベース電流の遮断に直接追従するエミッターコレクタ電圧の上昇の結果い ちじるしく迅速に空乏層化される。

そのため第１トランジスタの遮断の除にそのベースを、第２トランジスタを用い て空乏層化することができな。

い。

発明の利点 前記の従来技術とは反対に請求項１の特徴部分に示さ゛れた構成を有する本発明 のトランジスタ装置は次の利点を有する。即ち第１トランジスタがそのベース電 流のオフにより遮断される時に、第３トランジスタのベース帯域に蓄積されてい る電荷により、次の動作が行なわれる。即ち第３トランジスタはＭ２トランジス タよりも多少長い時間間隔だけ導通制御状態が維褥されて、これにより第１ト２ ンジスタのベース帯域が空乏層化される。そのため第２ト２ンジスタしが有して いない公知装置に比較して、第１トランジスタのターンオフ時間が著しく短かく される。別の利点が請求項２〜４および記載に示されている。

図　面 本発明の実施例が図面に示されておりさらに以下の記載に詳述されている。第１ 図は実施例の回路図を示し、他方、第２図はサブストレート上での拡散構造を示 す。

実施例の説明 第１図にトランジスタ装置の回路図が示されている。

このトランジスタ装置はベース端子Ｂ１コレクタ端子Ｃおよびエミッタ端子Ｅを 有する。このトランジスタ装置は、ドライバトランジスタＴ１および電力トラン ジスタＴ２から成る終段ダーリントントランジスタを有スル。トランジスタＴＩ 、Ｔ２のコレクタは共通にコレクタ端子Ｃへ接続されている。ドライバトランジ スタＴ１のベースはベース端子Ｂへ導びかれ、他方それのエミッタは電力トラン ジスタＴ２のベースと接続されている。電力トランジスタＴ２のエミッタはエミ ッタ端子Ｅへ導びかれている。ドライバトランジスタＴ１のベース−エミッター ダイオードと並列に請求の範囲 １、　終段トランジスタとして用いられる第１トランジスタ（ＴＩ、Ｔ２）ｔ− 有する、例えば誘導負荷のスイ７ｆング用のスイッチングト２／ジスタを有する ト２ンジ！り装置でろって、この場合、第１トランジスタ（Ｔｌ、Ｔ２）のベー ス−エミッタ区間と並列に、該第１トランジスタ（Ｔｌ、Ｔ２）とは逝の導電形 の第２トランジスタ（Ｔ４）が設けられており、該第２トランジスタはそのベー スがｌ／Ｅ　１　）　、ｙンゾスタ（Ｔ１１Ｔ２）のコレクタ（Ｃ）と接続され 、そのエミッタが第１ト２ンジスタ（ＴＩ、Ｔ２）のベースＣＢ）と接続され、 そのコレクタが第１トランジスタ（ＴＩ、Ｔ２）のエミッタ（Ｅ）と接続されて いるトランジスタ装置において、第２トランジスタ（Ｔ４）のコレクタを第３） ？ンジスタ（Ｔ３）のベース−エミッタダイオードを介して第１ト２ンジスタ（ Ｔ　１　＃　？　２　）のエミッタ（Ｅ）と接続し、この場合、第３ト２ンジス タ（Ｔ３）のコレクタを第１トランジスタのベースＣＢ）と接続し、さらに第３ トランジスタ（Ｔ３）が第１トランジスタ（Ｔｌ、Ｔ２）の導電形を有するよう にしたことｔ−特徴とするトランジスタ装置。

２　第３トランジスタ（Ｔ３）のコレクタＣＣ）と第１トランジスタ（Ｔｌ、Ｔ ２）のベースＣＢ）との間に保護抵抗（Ｒ３）を接続した請求項１記載のトラン ジスタ装置。

３、　第１トランジスタ（Ｔｌ、Ｔ２）を、ドライバトランジスタ（Ｔｌ）およ び電力トランジスタ（Ｔ２）から成るダーリントントランジスタにより形成する ようにした請求項１又は２記載のトランジスタ装置。

４、　ダーリントントランジスタ（Ｔ１．Ｔ２）のベース−エミッタダイオード に並列に、各１つの補助抵抗（Ｒ１，Ｒ２）を接続した請求項３記載のトランジ スタ装置。

国際調査報告 ＡＮＮＤＣτ０　τＩ−：！　ＺＮτＥＲＮＡτＺＯＮＡＬ　５ＥＡＲＣＨＲＥ ＰＯＲτ　ＯＮ！ＮＴＥＦＬＮｋ：ｌ０ＮＡＬ　Ａ２？ＬＩＣＡＴ工ＯＮ　Ｎｏ 、　ＰＣＴ／コＥ　８７１０Ｃ２ｍ７　（ＳＡ　１７０４３）゛連邦共和国　Ｄ 　−７４１０ロイトリンゲン　ボートエ゛ソカーシｌ連邦共和国　Ｄ　−７４１ ９ゾネンビュール　１　１Ｊンデンシユーセ　２５

Claims (6)

【特許請求の範囲】
1. １．終段トランジスタ（Ｔ１，Ｔ２）を有する、例えば誘導負荷をスイッチング するためのスイツチングトランジスタを有するトランジスタ装置において、−終 段トランジスタ（Ｔ２）とは逆の導電形を有する空乏層化トランジスタ（Ｔ４） を終段トランジスタ（Ｔ１，Ｔ２）と接続するようにし、この接続において、 −空乏層化トランジスタ（Ｔ４）のベース（Ｂ４）を終段トランジスタ（Ｔ１， Ｔ２）のコレクタと接続し、−空乏層化トランジスタ（Ｔ４）のエミツタを終段 トランジスタ（Ｔ１，Ｔ２）のベース（Ｂ）と接続し、さらに −空乏層化トランジスタ（Ｔ４）のコレクタ（Ｃ４）を終段トランジスタ（Ｔ１ ，Ｔ２）のエミッタと接続したことを特徴とする終段トランジスタ（Ｔ１，Ｔ２ ）を有するトランジスタ装置。
2. ２．空乏層化トランジスタ（Ｔ４）のコレクタを、フオロワトランジスタ（Ｔ３ ）のベースーエミツターダイオードを介して、終段トランジスタ（Ｔ１，Ｔ２） のエミツタ（Ｅ）と接続し、この場合、フオロワトランジスタ（Ｔ３）のコレク タ（Ｃ３）を終段トランジスタ（Ｔ１，Ｔ２）のベース（Ｂ）と接続した請求項 １記載のトランジスタ装置。
3. ３．フオロワトランジスタ（Ｔ３）のコレクタ（Ｃ３）と終段トランジスタ（Ｔ １，Ｔ２）のベース（Ｂ）との問に保護抵抗（Ｒ３）を接続した請求項２記載の トランジスタ装置。
4. ４．終段トランジスタを、ドライバトランジスタ（Ｔ１）と電力トランジスタ（ Ｔ２）から成るダーリントントランジスタにより形成した請求項１から３までの いずれか１項記載のトランジスタ装置。
5. ５．ダーリントントランジスタ（Ｔ１，Ｔ２）のべースーエミツターダイオード に並列に、各１つの補助抵抗（Ｒ１，Ｒ２）を接続した請求項４記載のトランジ スタ装置。
6. ６．トランジスタ装置をサブストレート上でモノリシック形式で集積するように し、この場合、終段トランジスタ（Ｔ２）をバーテイカルトランジスタとして集 積しさらに空乏層化トランジスタ（Ｔ４）を隣り合うラテラルトランジスタとし て集積した請求項１から５までのいずれか１項記載のトランジスタ装置。