JPH0150935B2 - - Google Patents
Info
- Publication number
- JPH0150935B2 JPH0150935B2 JP57039226A JP3922682A JPH0150935B2 JP H0150935 B2 JPH0150935 B2 JP H0150935B2 JP 57039226 A JP57039226 A JP 57039226A JP 3922682 A JP3922682 A JP 3922682A JP H0150935 B2 JPH0150935 B2 JP H0150935B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- switch
- address
- incrementer
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1497—Time redundant execution of software on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は命令処理装置、さらに詳しく言えば、
プログラム格納用の命令メモリのアドレスを手動
的に設定する命令アドレス設定スイツチ、および
命令処理装置の動作モードを選択して実行させる
スイツチ手段をそれぞれ命令処理装置内に具備
し、上記命令メモリ内のプログラムのデバツグ、
およびこの命令処理装置により制御される装置の
動作試験が外部の付加装置なしで可能な命令処理
装置に関する。
プログラム格納用の命令メモリのアドレスを手動
的に設定する命令アドレス設定スイツチ、および
命令処理装置の動作モードを選択して実行させる
スイツチ手段をそれぞれ命令処理装置内に具備
し、上記命令メモリ内のプログラムのデバツグ、
およびこの命令処理装置により制御される装置の
動作試験が外部の付加装置なしで可能な命令処理
装置に関する。
従来技術と問題点
従来の技術によれば、プログラムのデバツグを
行うに際しては命令処理装置に対して付加装置と
して構成されたデバツグコンソールを接続して行
なつた。従つて、この従来技術は、この付加装置
であるデバツグコンソールがなければデバツグが
行えないという欠点を持つ。また、命令処理装置
自身に簡単なスイツチ手段を設け、このスイツチ
手段の操作により命令処理装置の動作モードを選
択して実行し、命令メモリ中の命令を順次に実行
する正規の動作、同一の命令の実行を繰り返えす
保守のための動作、命令の処理を中断して手動的
に任意に設定したアドレスからプログラムを開始
する動作、スイツチ手段の操作毎に一命令づつ順
次に実行する動作等の何れか一つを選択して実行
することは従来知られていなかつた。
行うに際しては命令処理装置に対して付加装置と
して構成されたデバツグコンソールを接続して行
なつた。従つて、この従来技術は、この付加装置
であるデバツグコンソールがなければデバツグが
行えないという欠点を持つ。また、命令処理装置
自身に簡単なスイツチ手段を設け、このスイツチ
手段の操作により命令処理装置の動作モードを選
択して実行し、命令メモリ中の命令を順次に実行
する正規の動作、同一の命令の実行を繰り返えす
保守のための動作、命令の処理を中断して手動的
に任意に設定したアドレスからプログラムを開始
する動作、スイツチ手段の操作毎に一命令づつ順
次に実行する動作等の何れか一つを選択して実行
することは従来知られていなかつた。
発明の目的
本発明は上記従来技術の欠点を除去し、命令処
理装置にスイツチ手段を設け、該スイツチ手段の
操作によりデバツグコンソール等の付加装置なし
で命令処理装置の動作モードを選択して実行さ
せ、命令処理の進行を管理して命令メモリ中のプ
ログラムのデバツグを可能とし、また、命令メモ
リの任意のアドレスから動作を開始し、これによ
り当該アドレスに格納された試験プログラムを実
行し、該命令処理装置の支配する周辺装置、例え
ば入出力装置等の動作試験の実行可能な命令処理
装置を提供することを目的とする。
理装置にスイツチ手段を設け、該スイツチ手段の
操作によりデバツグコンソール等の付加装置なし
で命令処理装置の動作モードを選択して実行さ
せ、命令処理の進行を管理して命令メモリ中のプ
ログラムのデバツグを可能とし、また、命令メモ
リの任意のアドレスから動作を開始し、これによ
り当該アドレスに格納された試験プログラムを実
行し、該命令処理装置の支配する周辺装置、例え
ば入出力装置等の動作試験の実行可能な命令処理
装置を提供することを目的とする。
発明の実施例
以下本発明の実施例を図面について説明する。
第１図は、本発明を実施した命令処理装置とこ
れに接続される装置との関連を示す接続図であ
る。図において、CPUは処理装置、IMは命令メ
モリ、DMはデータメモリ、Ｂはバス、１／０は
入出力装置である。命令メモリIMと処理装置
CPUとで本発明の命令処理装置が構成される。
処理装置CPUのスイツチS1，S2，S3，S4は命令
処理装置の動作モードを選択して実行させるスイ
ツチ手段を構成し、CO―NSTは小形のデイツ
プ・スイツチで構成された命令アドレス設定スイ
ツチであり、例えば12ビツトのアドレスが手動的
に設定可能であるとする。これ等スイツチS1，
S2，S3，S4および命令アドレス設定スイツチ
CONSTは処理装置CPUパツケージに組込まれ、
手動的に操作することが可能なものである。処理
装置CPUが支配する入出力装置は、図示１／０
のほかさらに設けることができ、バスＢおよび処
理装置CPUを介してデータメモリDMとの間にデ
ータの授受が行なわれる。
れに接続される装置との関連を示す接続図であ
る。図において、CPUは処理装置、IMは命令メ
モリ、DMはデータメモリ、Ｂはバス、１／０は
入出力装置である。命令メモリIMと処理装置
CPUとで本発明の命令処理装置が構成される。
処理装置CPUのスイツチS1，S2，S3，S4は命令
処理装置の動作モードを選択して実行させるスイ
ツチ手段を構成し、CO―NSTは小形のデイツ
プ・スイツチで構成された命令アドレス設定スイ
ツチであり、例えば12ビツトのアドレスが手動的
に設定可能であるとする。これ等スイツチS1，
S2，S3，S4および命令アドレス設定スイツチ
CONSTは処理装置CPUパツケージに組込まれ、
手動的に操作することが可能なものである。処理
装置CPUが支配する入出力装置は、図示１／０
のほかさらに設けることができ、バスＢおよび処
理装置CPUを介してデータメモリDMとの間にデ
ータの授受が行なわれる。
第２図は本発明の一実施例の接続構成図であ
る。本発明の理解に重要でない部分、データメモ
リ、バス制御に関係する各種レジスタ、演算器、
その他は図には省略してある。
る。本発明の理解に重要でない部分、データメモ
リ、バス制御に関係する各種レジスタ、演算器、
その他は図には省略してある。
第２図において、スイツチS1，S2，S3，S4は例
えばトグル・スイツチで構成され、この命令処理
装置のパツケージに取付けられている。なお、
CLKはクロツク発生回路、CLKCTLはクロツ
ク・コントロール回路、INCはインクリメンタ、
ICRは命令カウンタ・レジスタ、CONSTは命令
アドレス設定スイツチで、例えば前記したような
小形デイツプ・スイツチで構成され例えば12ビツ
トの任意のアドレスが手動的に設定可能なもの、
IARは命令アドレス・レジスタ、IASは命令アド
レス・セレクタ、IMは命令メモリであつて、再
読込み可能な読取り専用のメモリ（ROM）、IR
は命令レジスタ、DECは命令のフアンクシヨン
部のデコーダである。なお、AG1，AG2はアン
ド・ゲート、OGはオア・ゲートである。
えばトグル・スイツチで構成され、この命令処理
装置のパツケージに取付けられている。なお、
CLKはクロツク発生回路、CLKCTLはクロツ
ク・コントロール回路、INCはインクリメンタ、
ICRは命令カウンタ・レジスタ、CONSTは命令
アドレス設定スイツチで、例えば前記したような
小形デイツプ・スイツチで構成され例えば12ビツ
トの任意のアドレスが手動的に設定可能なもの、
IARは命令アドレス・レジスタ、IASは命令アド
レス・セレクタ、IMは命令メモリであつて、再
読込み可能な読取り専用のメモリ（ROM）、IR
は命令レジスタ、DECは命令のフアンクシヨン
部のデコーダである。なお、AG1，AG2はアン
ド・ゲート、OGはオア・ゲートである。
スイツチS1，S3，S4はオン・オフの２つの位置
をもつトグルスイツチであり、オフのときは、そ
の出力端は、信号“１”を示す電池電位が抵抗を
通じて与えられ、信号“１”を出力するが、オン
のときは、信号“０”を示す地気電位が直接与え
られ、信号“０”を出力する。
をもつトグルスイツチであり、オフのときは、そ
の出力端は、信号“１”を示す電池電位が抵抗を
通じて与えられ、信号“１”を出力するが、オン
のときは、信号“０”を示す地気電位が直接与え
られ、信号“０”を出力する。
スイツチS1はオン・オフの２つの位置の何れか
に設定され、アンド・ゲートAG1，AG2の導通を
支配することによりスイツチS2，S4の操作の有効
化あるいは無効化を支配する。すなわち、スイツ
チS1のオンのとき、アンド・ゲートAG1，AG2は
導通してスイツチS2，S4の操作が有効となるが、
オフのときはアンド・ゲートAG1，AG2はともに
非導通で、スイツチS2，S4の出力はアンド・ゲー
トAG1，AG2で阻止され、その操作は無効とな
る。
に設定され、アンド・ゲートAG1，AG2の導通を
支配することによりスイツチS2，S4の操作の有効
化あるいは無効化を支配する。すなわち、スイツ
チS1のオンのとき、アンド・ゲートAG1，AG2は
導通してスイツチS2，S4の操作が有効となるが、
オフのときはアンド・ゲートAG1，AG2はともに
非導通で、スイツチS2，S4の出力はアンド・ゲー
トAG1，AG2で阻止され、その操作は無効とな
る。
スイツチS2は、START，STOPおよびSTEP
の３つの位置をもつトグルスイツチであり、位置
STARTおよびSTOPにセツトしたときはその位
置にロツク(L)されるが、位置STEPにセツトした
ときはその位置にロツクされず（NL）、手を放
すと、位置STOPに戻る。
の３つの位置をもつトグルスイツチであり、位置
STARTおよびSTOPにセツトしたときはその位
置にロツク(L)されるが、位置STEPにセツトした
ときはその位置にロツクされず（NL）、手を放
すと、位置STOPに戻る。
スイツチS3はスイツチS1と同様である。
スイツチS4ははね返り形で、常時オンの状態で
あり、手で操作すればオフとなるが放すと直ちに
オンとなるものである。
あり、手で操作すればオフとなるが放すと直ちに
オンとなるものである。
上記スイツチS1，S2，S3，S4で、命令処理装置
の動作モードを選択して実行させるスイツチ手段
が構成される。
の動作モードを選択して実行させるスイツチ手段
が構成される。
正規の動作、すなわち命令処理装置のインクリ
メンタINCを動作させて命令メモリIM中の命令
を順次に実行する動作を行なわせるには、スイツ
チS1とS3とをオフの位置に設定する。スイツチS2
はどの位置に設定してあつてもよい。スイツチS1
がオフであるため、スイツチS2およびS4の操作は
無効である。この状態では、スイツチS3の出力
“１”がオア・ゲートOGを通りインクリメンタ
INCの制御入力として入力し、このためインクリ
メンタＩ―NCは＋１動作が可能となり、入力す
るアドレス情報に＋１して出力する動作を行な
う。なおこの制御入力が“０”のときは＋１動作
を行なわない。
メンタINCを動作させて命令メモリIM中の命令
を順次に実行する動作を行なわせるには、スイツ
チS1とS3とをオフの位置に設定する。スイツチS2
はどの位置に設定してあつてもよい。スイツチS1
がオフであるため、スイツチS2およびS4の操作は
無効である。この状態では、スイツチS3の出力
“１”がオア・ゲートOGを通りインクリメンタ
INCの制御入力として入力し、このためインクリ
メンタＩ―NCは＋１動作が可能となり、入力す
るアドレス情報に＋１して出力する動作を行な
う。なおこの制御入力が“０”のときは＋１動作
を行なわない。
命令アドレス設定スイツチCONSTに命令メモ
リIMの中の所望の命令のアドレスを設定し、電
源を投入すれば、命令アドレス・セレクタIASは
命令アドレス設定スイツチCONSTを選択し、該
スイツチCONSTに設定されたアドレスが命令メ
モリIMに送られ、該アドレスから命令語が取り
出され命令レジスタIRに格納される。
リIMの中の所望の命令のアドレスを設定し、電
源を投入すれば、命令アドレス・セレクタIASは
命令アドレス設定スイツチCONSTを選択し、該
スイツチCONSTに設定されたアドレスが命令メ
モリIMに送られ、該アドレスから命令語が取り
出され命令レジスタIRに格納される。
一方、命令アドレス・セレクタIASで選択され
たアドレスはインクリメンタINCに入力し、ここ
で＋１され、命令カウンタ・レジスタICRに格納
される。
たアドレスはインクリメンタINCに入力し、ここ
で＋１され、命令カウンタ・レジスタICRに格納
される。
命令語は、命令レジスタIRの出力部に示すよ
うに、アドレス部Ａとフアンクシヨン部Ｆとから
なり、この命令語が命令レジスタIRから読出さ
れると、そのアドレス部Ａのアドレスは命令アド
レス・レジスタIARに格納され、そのフアンクシ
ヨン部Ｆはフアンクシヨン・デコーダDECでデ
コードされる。そして、このデコーダDECの出
力で、命令に対応する図示しない装置・レジス
タ・演算器等を制御してバス選択制御、入出力装
置１／０とデータ・メモリDMとの間のデータの
転送、その他の制御動作を行なう。この命令の実
行後、命令アドレス・セレクタIASは次の命令を
取り出すべき命令メモリIMのアドレスを選択す
る。すなわち、通常の命令であれば、デコーダ
DECの出力が命令アドレス・セレクタIASに与え
られないので、命令カウンタ・レジスタICRに格
納された次の命令のアドレスが選択され、ジヤン
プ命令であれば、デコーダDECの出力が命令ア
ドレス・セレクタIASに与えられるので命令アド
レス・レジスタIARに格納されたアドレス（読み
出した命令語のアドレス部のアドレス）が選択さ
れ、該アドレスにジヤンプする。
うに、アドレス部Ａとフアンクシヨン部Ｆとから
なり、この命令語が命令レジスタIRから読出さ
れると、そのアドレス部Ａのアドレスは命令アド
レス・レジスタIARに格納され、そのフアンクシ
ヨン部Ｆはフアンクシヨン・デコーダDECでデ
コードされる。そして、このデコーダDECの出
力で、命令に対応する図示しない装置・レジス
タ・演算器等を制御してバス選択制御、入出力装
置１／０とデータ・メモリDMとの間のデータの
転送、その他の制御動作を行なう。この命令の実
行後、命令アドレス・セレクタIASは次の命令を
取り出すべき命令メモリIMのアドレスを選択す
る。すなわち、通常の命令であれば、デコーダ
DECの出力が命令アドレス・セレクタIASに与え
られないので、命令カウンタ・レジスタICRに格
納された次の命令のアドレスが選択され、ジヤン
プ命令であれば、デコーダDECの出力が命令ア
ドレス・セレクタIASに与えられるので命令アド
レス・レジスタIARに格納されたアドレス（読み
出した命令語のアドレス部のアドレス）が選択さ
れ、該アドレスにジヤンプする。
以下、命令アドレス・セレクタIASで選択され
たアドレスにより命令メモリから命令語が取り出
され、命令は順次に実行される。
たアドレスにより命令メモリから命令語が取り出
され、命令は順次に実行される。
なお、クロツク発生回路CLKは制御入力CCが
“０”であれば動作し、クロツクCLを発生して図
示の命令処理装置に供給して動作させるが、制御
入力CCが“１”となると、クロツクCLの送出を
停止し、このため命令処理装置の命令の処理は停
止する。上記のようにスイツチS1をオンとしたと
きは、アンド・ゲートAG1の出力は“０”、で、
これが、上記クロツク発生回路CLKの制御入力
CCとなつており動作をするので、命令の処理は
実行される。
“０”であれば動作し、クロツクCLを発生して図
示の命令処理装置に供給して動作させるが、制御
入力CCが“１”となると、クロツクCLの送出を
停止し、このため命令処理装置の命令の処理は停
止する。上記のようにスイツチS1をオンとしたと
きは、アンド・ゲートAG1の出力は“０”、で、
これが、上記クロツク発生回路CLKの制御入力
CCとなつており動作をするので、命令の処理は
実行される。
インクリメンタINCの動作を停止して同一の命
令を繰り返し実行する動作を命令処理装置に実行
させるには、スイツチ手段においてスイツチS1を
オフ、スイツチS3をオンとする。そうするとアン
ド・ゲートAG1の出力は前記と同様“０”でこれ
がオア・ゲートOGの一方の入力となり、またス
イツチS3の出力が“０”となつてオア・ゲート
OGの他方の入力となる。従つてオア・ゲート
OGの出力は“０”となりインクリメンタINCは
制御入力CIとして“０”を受けるので、命令ア
ドレス・セレクタIASより入力するアドレスに＋
１する動作を停止し、そのまま命令カウンタ・レ
ジスタICRに出力するようになる。従つて、命令
カウンタ・レジスタICRの内容は不変となり、命
令メモリIMから常に命令カウンタ・レジスタ
ICRの示す不変のアドレスから命令語が取り出さ
れるので同一の命令が繰り返し実行される。
令を繰り返し実行する動作を命令処理装置に実行
させるには、スイツチ手段においてスイツチS1を
オフ、スイツチS3をオンとする。そうするとアン
ド・ゲートAG1の出力は前記と同様“０”でこれ
がオア・ゲートOGの一方の入力となり、またス
イツチS3の出力が“０”となつてオア・ゲート
OGの他方の入力となる。従つてオア・ゲート
OGの出力は“０”となりインクリメンタINCは
制御入力CIとして“０”を受けるので、命令ア
ドレス・セレクタIASより入力するアドレスに＋
１する動作を停止し、そのまま命令カウンタ・レ
ジスタICRに出力するようになる。従つて、命令
カウンタ・レジスタICRの内容は不変となり、命
令メモリIMから常に命令カウンタ・レジスタ
ICRの示す不変のアドレスから命令語が取り出さ
れるので同一の命令が繰り返し実行される。
命令の処理を中断して命令アドレス設定スイツ
チに設定したアドレスからプログラムを開始する
動作は次のようにして行なう。
チに設定したアドレスからプログラムを開始する
動作は次のようにして行なう。
上記の動作を行なわせるに先立つて、開始アド
レスを命令アドレス設定スイツチCONSTに設定
する。そして、スイツチS1をオン、スイツチS3を
オフに、またスイツチS2をSTARTに設定してお
き、動作の開始に当つて、スイツチS4（はね返り
形）を１時操作する。
レスを命令アドレス設定スイツチCONSTに設定
する。そして、スイツチS1をオン、スイツチS3を
オフに、またスイツチS2をSTARTに設定してお
き、動作の開始に当つて、スイツチS4（はね返り
形）を１時操作する。
スイツチS1をオンとすると、アンド・ゲートＡ
―G1，AG2が導通状態となり、スイツチS2，S4
の操作が有効となる。スイツチS1をオン、スイツ
チS3をオフ、としておいて、スイツチS2を
STARTに設定すると、前記の通常状態（スイツ
チS1とS3とをオフにした状態）と同じ動作をす
る。すなわち、クロツク・コントロール回路
CLKCTLは、スイツチS2がSTARTに設定され
たとき“０”を出力し、STOPに設定されたとき
“１”を出力し、またSTEPに設定し、手を放す
とSTOPに戻るが、戻るときのみ一時“０”を出
力するよう構成されている。従つて、スイツチS2
をSTARTに設定したとき、クロツク・コントロ
ール回路CLKCTLは“０”を出力し、アンド・
ゲートAG1の出力は“０”となり、クロツク発生
回路CLKはこの出力“０”を制御入力CCとして
受けて動作し、クロツクCLを送出し、また、ス
イツチS3はオフであるので“１”を送出し、この
“１”はオア・ゲートOGを経てインクリメンタ
INCの制御入力CIとして入力するので、インクリ
メンタINCは＋１動作をするからである。
―G1，AG2が導通状態となり、スイツチS2，S4
の操作が有効となる。スイツチS1をオン、スイツ
チS3をオフ、としておいて、スイツチS2を
STARTに設定すると、前記の通常状態（スイツ
チS1とS3とをオフにした状態）と同じ動作をす
る。すなわち、クロツク・コントロール回路
CLKCTLは、スイツチS2がSTARTに設定され
たとき“０”を出力し、STOPに設定されたとき
“１”を出力し、またSTEPに設定し、手を放す
とSTOPに戻るが、戻るときのみ一時“０”を出
力するよう構成されている。従つて、スイツチS2
をSTARTに設定したとき、クロツク・コントロ
ール回路CLKCTLは“０”を出力し、アンド・
ゲートAG1の出力は“０”となり、クロツク発生
回路CLKはこの出力“０”を制御入力CCとして
受けて動作し、クロツクCLを送出し、また、ス
イツチS3はオフであるので“１”を送出し、この
“１”はオア・ゲートOGを経てインクリメンタ
INCの制御入力CIとして入力するので、インクリ
メンタINCは＋１動作をするからである。
このときスイツチS4を操作すると、スイツチS4
の出力は一時“１”となり、これがアンド・ゲー
トAG2を通してデコーダDECに与えられ、デコ
ーダDECをクリアする。従つてデコーダDECは
その全ての出力を失い、実行中の命令は中断す
る。しかし、スイツチS4を放し復旧するとデコー
ダDECはクリヤ入力を失つて動作を開始し、ま
た、命令アドレス設定スイツチCONSTに設定さ
れたアドレスが命令アドレス・セレクタIASで選
択され、このアドレスから命令の実行が再開され
る。
の出力は一時“１”となり、これがアンド・ゲー
トAG2を通してデコーダDECに与えられ、デコ
ーダDECをクリアする。従つてデコーダDECは
その全ての出力を失い、実行中の命令は中断す
る。しかし、スイツチS4を放し復旧するとデコー
ダDECはクリヤ入力を失つて動作を開始し、ま
た、命令アドレス設定スイツチCONSTに設定さ
れたアドレスが命令アドレス・セレクタIASで選
択され、このアドレスから命令の実行が再開され
る。
なお、インクリメンタINCの動作を可能とし
て、スイツチ手段の操作毎に一命令づつ順次に実
行する動作を行なわせるには、スイツチS1をオ
ン、スイツチS2をSTOP、スイツチS3をオフに設
定した状態（スイツチS4はオン）としておいて、
一命令を実行させる都度スイツチS2をSTEPに移
動させる。
て、スイツチ手段の操作毎に一命令づつ順次に実
行する動作を行なわせるには、スイツチS1をオ
ン、スイツチS2をSTOP、スイツチS3をオフに設
定した状態（スイツチS4はオン）としておいて、
一命令を実行させる都度スイツチS2をSTEPに移
動させる。
スイツチS1をオンに設定した状態において、ス
イツチS2をSTOPに設定すると、クロツク・コン
トロール回路CLKCTLの出力は“１”となり、
これがアンド・ゲートAG1を通じて、クロツク発
生回路CLKに制御入力CCとして入力するので、
クロツク発生回路CLKはクロツクCLの送出を停
止する。従つて、命令は一切実行されない。
イツチS2をSTOPに設定すると、クロツク・コン
トロール回路CLKCTLの出力は“１”となり、
これがアンド・ゲートAG1を通じて、クロツク発
生回路CLKに制御入力CCとして入力するので、
クロツク発生回路CLKはクロツクCLの送出を停
止する。従つて、命令は一切実行されない。
この状態（スイツチS1をオンに、スイツチS3を
オフに設定した）でスイツチS2をSTOPから
STEPへ操作して手を放すと、スイツチS2は自動
的にSTOPに復旧するが、この際一時的に“０”
を出力し、これはクロツク発生回路CLKにおい
て制御入力CCとして受けられ、クロツク発生回
路CLKはクロツクCLを一命令実行に必要な数だ
け送出する。このとき送出するクロツクCLの数
は、該当命令を処理するに必要なステツプ数に対
応するものであるが、例えばこの数を該当命令の
ステツプ数を示す領域からの情報をもとにして決
定し、ステツプ数情報をクロツク・コントロール
回路CLKCTLに送つて、クロツク発生回路CLK
より送出されるクロツクCLの数を制御する等に
より、所望の必要な数のクロツクCLを送出する
ことが可能である。
オフに設定した）でスイツチS2をSTOPから
STEPへ操作して手を放すと、スイツチS2は自動
的にSTOPに復旧するが、この際一時的に“０”
を出力し、これはクロツク発生回路CLKにおい
て制御入力CCとして受けられ、クロツク発生回
路CLKはクロツクCLを一命令実行に必要な数だ
け送出する。このとき送出するクロツクCLの数
は、該当命令を処理するに必要なステツプ数に対
応するものであるが、例えばこの数を該当命令の
ステツプ数を示す領域からの情報をもとにして決
定し、ステツプ数情報をクロツク・コントロール
回路CLKCTLに送つて、クロツク発生回路CLK
より送出されるクロツクCLの数を制御する等に
より、所望の必要な数のクロツクCLを送出する
ことが可能である。
このように構成してあるので、スイツチS2を
STOPからSTEPへ操作する毎に一命令づつ実行
して動作を停止する。このとき、スイツチS3はオ
フで“１”を出力しているので、この“１”はオ
ア・ゲートOGを通してインクリメンタINCへ制
御入力CIとして入力し、従つてインクリメンタ
INCは＋１動作を実行する。従つて、命令カウン
タ・レジスタICRにはインクリメンタINCによつ
て歩進されたアドレスが格納され、また、命令ア
ドレス・レジスタIARには命令レジスタIRに読
み出した命令語のアドレス部Ａのアドレスが格納
されるので、一連のプログラムが実行可能とな
る。
STOPからSTEPへ操作する毎に一命令づつ実行
して動作を停止する。このとき、スイツチS3はオ
フで“１”を出力しているので、この“１”はオ
ア・ゲートOGを通してインクリメンタINCへ制
御入力CIとして入力し、従つてインクリメンタ
INCは＋１動作を実行する。従つて、命令カウン
タ・レジスタICRにはインクリメンタINCによつ
て歩進されたアドレスが格納され、また、命令ア
ドレス・レジスタIARには命令レジスタIRに読
み出した命令語のアドレス部Ａのアドレスが格納
されるので、一連のプログラムが実行可能とな
る。
なお、上記において、スイツチS3をオンに設定
すればオア・ゲートOGはアンド・ゲートAG1よ
り入力する一方の入力が“０”で、またスイツチ
S3より入力する他方の入力も“０”となり、従つ
てオア・ゲートOGの出力は“０”となり、これ
が、インクリメンタINCに制御入力CIとして入力
するので、インクリメンタINCは歩進を停止し、
＋１動作を行なわず、命令アドレス・セレクタ
IASから入力したアドレス情報に何等変更を与え
ることなくそのまま命令カウンタ・レジスタICR
に出力するので、命令カウンタ・レジスタICRの
内容は不変となり、スイツチS2の操作（STOPよ
りSTEPに倒し、放す操作）毎に同一の命令が１
回実行されて停止する。
すればオア・ゲートOGはアンド・ゲートAG1よ
り入力する一方の入力が“０”で、またスイツチ
S3より入力する他方の入力も“０”となり、従つ
てオア・ゲートOGの出力は“０”となり、これ
が、インクリメンタINCに制御入力CIとして入力
するので、インクリメンタINCは歩進を停止し、
＋１動作を行なわず、命令アドレス・セレクタ
IASから入力したアドレス情報に何等変更を与え
ることなくそのまま命令カウンタ・レジスタICR
に出力するので、命令カウンタ・レジスタICRの
内容は不変となり、スイツチS2の操作（STOPよ
りSTEPに倒し、放す操作）毎に同一の命令が１
回実行されて停止する。
以上、本発明の一実施例について説明したが、
本発明は上記実施例に限定されるものではなく、
その技術的範囲内において種々の変形が可能であ
る。
本発明は上記実施例に限定されるものではなく、
その技術的範囲内において種々の変形が可能であ
る。
命令メモリIMには、当該命令処理装置がその
周縁機器を制御するための命令が格納されるが、
この他に上記周縁機器を試験するための命令ある
いはプログラムを格納することができる。
周縁機器を制御するための命令が格納されるが、
この他に上記周縁機器を試験するための命令ある
いはプログラムを格納することができる。
発明の効果
本発明による命令処理装置は、通常の処理装置
と同様に周縁装置の制御が可能であるほかに、命
令処理装置の内蔵するスイツチ手段の設定および
操作により、同一の命令を繰返し実行させ、さら
に命令処理装置の内蔵する命令アドレス設定スイ
ツチの設定により任意のアドレスからプログラム
の実行が開始できるように構成されているので、
同一命令を繰返し実行させることにより命令の実
行にかかわる一連のハードウエアの動作を連続的
に繰返して監視し動作異常の早期発見が可能とな
る他、任意のアドレスからプログラムの実行がで
きるので、プログラムの試験、デバツグも容易と
なる効果がある。なおこの際、デバツグ・コンソ
ールなどの大形の外部付加装置は不要であつて、
処理装置のみでその内蔵スイツチにより動作させ
ることができる効果をも有する。
と同様に周縁装置の制御が可能であるほかに、命
令処理装置の内蔵するスイツチ手段の設定および
操作により、同一の命令を繰返し実行させ、さら
に命令処理装置の内蔵する命令アドレス設定スイ
ツチの設定により任意のアドレスからプログラム
の実行が開始できるように構成されているので、
同一命令を繰返し実行させることにより命令の実
行にかかわる一連のハードウエアの動作を連続的
に繰返して監視し動作異常の早期発見が可能とな
る他、任意のアドレスからプログラムの実行がで
きるので、プログラムの試験、デバツグも容易と
なる効果がある。なおこの際、デバツグ・コンソ
ールなどの大形の外部付加装置は不要であつて、
処理装置のみでその内蔵スイツチにより動作させ
ることができる効果をも有する。
第１図は本発明を実施した命令処理装置とこれ
に接続される装置との関連を示す接続図、第２図
は本発明の一実施例の接続構成図である。 CPU…処理装置、IM…命令メモリ、DM…デ
ータ・メモリ、Ｂ…バス、１／０…入出力装置、
S1，S2，S3，S4…スイツチ、CONST…命令アド
レス設定スイツチ、CLK…クロツク発生回路、
CLKCTL…クロツク・コントロール回路、INC
…インクリメンタ、ICR…命令カウンタ・レジス
タ、IAR…命令アドレス・レジスタ、IAS…命令
アドレス・セレクタ、IR…命令レジスタ、DEC
…デコーダ、AG1，AG2…アンド・ゲート、OG
…オアゲート、CL…クロツク。
に接続される装置との関連を示す接続図、第２図
は本発明の一実施例の接続構成図である。 CPU…処理装置、IM…命令メモリ、DM…デ
ータ・メモリ、Ｂ…バス、１／０…入出力装置、
S1，S2，S3，S4…スイツチ、CONST…命令アド
レス設定スイツチ、CLK…クロツク発生回路、
CLKCTL…クロツク・コントロール回路、INC
…インクリメンタ、ICR…命令カウンタ・レジス
タ、IAR…命令アドレス・レジスタ、IAS…命令
アドレス・セレクタ、IR…命令レジスタ、DEC
…デコーダ、AG1，AG2…アンド・ゲート、OG
…オアゲート、CL…クロツク。
Claims (1)
- 【特許請求の範囲】 １ 命令処理装置のプログラム格納用の命令メモ
リのアドレスを手動的に設定する上記命令処理装
置内に設けられた命令アドレス設定スイツチと、 上記命令処理装置内に設けられ、該命令処理装
置の動作モードを選択して実行させる複数個のス
イツチよりなる動作モード選択スイツチ手段とを
具備し、 上記動作モード選択スイツチ手段のスイツチを
所定の組合せで動作させることにより、 上記命令処理装置のインクリメンタを動作可能
に制御して、該インクリメンタを動作させて、上
記命令アドレス設定スイツチによつて設定された
アドレスより命令メモリ中の命令を順次に実行す
る動作モード、 上記インクリメンタの動作を停止制御して、該
インクリメンタの動作を停止して、上記命令アド
レス設定スイツチによつて設定されたアドレスの
命令を繰り返し実行する動作モード、 上記命令処理装置のデコーダをクリヤして、実
行中の命令の処理を中断し上記アドレス設定スイ
ツチに設定したアドレスからプログラムを開始す
る動作モード、および 上記インクリメンタを動作可能に制御するとと
もに、一命令実行に必要な数のクロツクを送出す
る制御を行なつて、上記スイツチ手段の所定のス
イツチの操作毎に一命令づつ順次に実行する動作
モード の何れか一つを選択して実行させることを特徴と
する命令処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039226A JPS58158741A (ja) | 1982-03-12 | 1982-03-12 | 命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039226A JPS58158741A (ja) | 1982-03-12 | 1982-03-12 | 命令処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158741A JPS58158741A (ja) | 1983-09-21 |
| JPH0150935B2 true JPH0150935B2 (ja) | 1989-11-01 |
Family
ID=12547211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57039226A Granted JPS58158741A (ja) | 1982-03-12 | 1982-03-12 | 命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158741A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248449B2 (ja) * | 1974-12-23 | 1977-12-09 | ||
| JPS52120638A (en) * | 1976-04-02 | 1977-10-11 | Hitachi Ltd | Micro instruction control system |
| JPS5497344A (en) * | 1978-01-18 | 1979-08-01 | Sanyo Electric Co Ltd | Information processor |
-
1982
- 1982-03-12 JP JP57039226A patent/JPS58158741A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158741A (ja) | 1983-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH0447856B2 (ja) | ||
| KR910017275A (ko) | 마이크로프로세서 장치 및 그 동작 관리 방법 | |
| JPH0150935B2 (ja) | ||
| US5195024A (en) | Programmable controller | |
| JP2002508541A (ja) | アクティブなボタンとしての操作ボタン | |
| KR940011040B1 (ko) | 마이크로컴퓨터 | |
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| JP2002014707A (ja) | Ｉ／ｏユニット及びプログラマブルコントローラ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JP3111355B2 (ja) | 計算機システム | |
| SU763900A1 (ru) | Устройство дл отладки программ | |
| JPH06148286A (ja) | 回路基板装置 | |
| JPH0552961B2 (ja) | ||
| JPH07182195A (ja) | スプリッドメモリ型半導体集積回路 | |
| JPH04246729A (ja) | Ｉ／ｏアダプタにおけるメモリ選択制御方法 | |
| JPS61272852A (ja) | プログラム読込み方法 | |
| JPS62109137A (ja) | デ−タ処理システム | |
| JPH05216716A (ja) | マイクロコンピュータ | |
| JPS63159935A (ja) | デ−タ処理装置 | |
| JPH04355832A (ja) | マイクロプログラム制御装置 | |
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH064335A (ja) | 命令動作試験装置 | |
| JPS62256004A (ja) | プログラマブルコントロ−ラ | |
| JPS5839343A (ja) | 複数システムの初動装置 |