JPS58158741A - 命令処理装置 - Google Patents
命令処理装置Info
- Publication number
- JPS58158741A JPS58158741A JP57039226A JP3922682A JPS58158741A JP S58158741 A JPS58158741 A JP S58158741A JP 57039226 A JP57039226 A JP 57039226A JP 3922682 A JP3922682 A JP 3922682A JP S58158741 A JPS58158741 A JP S58158741A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- switch
- address
- processing device
- incrementer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1497—Time redundant execution of software on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は命令処理装置、さらに詳しく言えば、プログラ
ム格納用の命令メモリのアドレスを手動的に設定する命
令アドレス設定スイッチ、および命令処理装置の動作モ
ードを選択して実行させるスイッチ手段をそれぞれ命令
処理装置内に具備し、上記命令メモリ内のプログラムの
デバッグ、およびこの命令処理装置によシ制御される装
置の動作試験が外部の付加装置なしで可能な命令処理装
置に関する。
ム格納用の命令メモリのアドレスを手動的に設定する命
令アドレス設定スイッチ、および命令処理装置の動作モ
ードを選択して実行させるスイッチ手段をそれぞれ命令
処理装置内に具備し、上記命令メモリ内のプログラムの
デバッグ、およびこの命令処理装置によシ制御される装
置の動作試験が外部の付加装置なしで可能な命令処理装
置に関する。
従来技術と問題点
従来の技術によれば、プログラムのデバッグを行うに際
しては命令処理装置に対して付加装置として構成された
デバッグコンソールを接続して行なった。従って、この
従来技術は、この付加装置であるデバッグコンソールが
なければデバッグが行えないという欠点を持つ。また、
命令処理装置自身に簡単なスイッチ手段を設け、このス
イッチ手段の操作によシ命令処理装置の動作モードを選
択して実行し、命令メモリ中の命令を順次に実行する正
規の動作、同一の命令の実行を繰シ返えす保守の丸めの
動作、命令の処理を中断して手動的に任意に設定したア
ドレスからプログラムを開始する動作、スイッチ手段の
操作毎に一命令づつ順次に実行する動作郷の何れか一つ
を選択して実行することは従来知られていなかった。
しては命令処理装置に対して付加装置として構成された
デバッグコンソールを接続して行なった。従って、この
従来技術は、この付加装置であるデバッグコンソールが
なければデバッグが行えないという欠点を持つ。また、
命令処理装置自身に簡単なスイッチ手段を設け、このス
イッチ手段の操作によシ命令処理装置の動作モードを選
択して実行し、命令メモリ中の命令を順次に実行する正
規の動作、同一の命令の実行を繰シ返えす保守の丸めの
動作、命令の処理を中断して手動的に任意に設定したア
ドレスからプログラムを開始する動作、スイッチ手段の
操作毎に一命令づつ順次に実行する動作郷の何れか一つ
を選択して実行することは従来知られていなかった。
発明の目的
本発明は上記従来技術の欠点を除去し、命令処理装置に
スイッチ手段を設け、該スイッチ手段の操作によシブバ
ッグコンソール等の付加装置なしで命令処理装置の動作
モードを選択して実行させ、命令処理の進行を管理して
命令メモリ中のプログラムのデバッグを可能とし、ま九
、命令メモリの任意のアドレスから動作を開始し、これ
により当該アドレスに格納された試験プログラムを実行
し、該命令処理装置の支配する周辺装置、例えば入出力
装置等の動作試験の実行可能な命令処理装置を提供する
ことを目的とする。
スイッチ手段を設け、該スイッチ手段の操作によシブバ
ッグコンソール等の付加装置なしで命令処理装置の動作
モードを選択して実行させ、命令処理の進行を管理して
命令メモリ中のプログラムのデバッグを可能とし、ま九
、命令メモリの任意のアドレスから動作を開始し、これ
により当該アドレスに格納された試験プログラムを実行
し、該命令処理装置の支配する周辺装置、例えば入出力
装置等の動作試験の実行可能な命令処理装置を提供する
ことを目的とする。
発明の実施例
以下本発明の実施例を図面について説明する。
□ 第１Ｑは、本発明を実施した命令処理装置とこれ
に接続される装置との関連を示す接続図である。
に接続される装置との関連を示す接続図である。
図において、ＣＰＵは処理装置、ＩＭは命令メモリ、Ｄ
Ｍはデータメモリ、Ｂはバス、１１０は入出力装置であ
る。命令メモリＩＭと処理装置ＣＰＵとで本発明の命令
処理装置が構成される。処理装置ＣＰＵのスイッチＳ１
．Ｓ２＋８ｓ＊Ｓａは命令処理装置の動作モードを選択
して実行させるスイッチ手段を構成し、Ｃ０−Ｎ５Ｔは
小形のディップ・スイッチで構成された命令アドレス設
定スイッチであり、例えば１２ビツトのアドレスが手動
的に設定可能であるとする。これ等スイッチ８＋ ＋
８２ ＋ Ｓｇ ＋ ８４および命令アドレス設定スイ
ッチＣ０Ｎ８Ｔは処理装置ＣＰＵパッケージに組込まれ
、手動的に操作することが可能なものである。処理装置
ＣＰＵが支配する入出力装置は、図示１１０のはかさら
に設けることができ、バスＢおよび処理装置ＣＰＵを介
してデータメモリＤＭとの間にデータの授受が行なわれ
る。
Ｍはデータメモリ、Ｂはバス、１１０は入出力装置であ
る。命令メモリＩＭと処理装置ＣＰＵとで本発明の命令
処理装置が構成される。処理装置ＣＰＵのスイッチＳ１
．Ｓ２＋８ｓ＊Ｓａは命令処理装置の動作モードを選択
して実行させるスイッチ手段を構成し、Ｃ０−Ｎ５Ｔは
小形のディップ・スイッチで構成された命令アドレス設
定スイッチであり、例えば１２ビツトのアドレスが手動
的に設定可能であるとする。これ等スイッチ８＋ ＋
８２ ＋ Ｓｇ ＋ ８４および命令アドレス設定スイ
ッチＣ０Ｎ８Ｔは処理装置ＣＰＵパッケージに組込まれ
、手動的に操作することが可能なものである。処理装置
ＣＰＵが支配する入出力装置は、図示１１０のはかさら
に設けることができ、バスＢおよび処理装置ＣＰＵを介
してデータメモリＤＭとの間にデータの授受が行なわれ
る。
第２図は本発明の一実施例の接続構成図である。
本発明の理解に重要でない部分、データメモリ、バス制
御に関係する各種レジスタ、演算器、その他は図には省
略しである。
御に関係する各種レジスタ、演算器、その他は図には省
略しである。
第２図において、スイッチ８１１８１ ＋ Ｓｓ ｌ
８４は例えばトグル・スイッチで構成され、この命令処
理装置のパッケージに取付けられている。なお、ＣＬＫ
はクロック発生回路、ＣＬＫＣＴＬはクロック・コント
ロール回路、ＩＮＣはインクリメンタ、ＮＣＲは命令カ
ウンタ・レジスタ、Ｃ０Ｎ５Ｔは命令アドレス設定スイ
ッチで、例えば前記したような小形ディップ・スイッチ
で構成され例えばｎビットの任意のアドレスが手動的に
設定可能なもの、ＩＡＲは命令アドレス・レジスタ、Ｉ
Ａ８は命令アドレス・セレクタ、ＩＭは命令メモリであ
って、再読込み可能な読取υ専用のメモリ（ＲＯＭ）、
ＩＲは命令レジスタ、ＤＥＣは命令のファンクション部
のデコーダである。
８４は例えばトグル・スイッチで構成され、この命令処
理装置のパッケージに取付けられている。なお、ＣＬＫ
はクロック発生回路、ＣＬＫＣＴＬはクロック・コント
ロール回路、ＩＮＣはインクリメンタ、ＮＣＲは命令カ
ウンタ・レジスタ、Ｃ０Ｎ５Ｔは命令アドレス設定スイ
ッチで、例えば前記したような小形ディップ・スイッチ
で構成され例えばｎビットの任意のアドレスが手動的に
設定可能なもの、ＩＡＲは命令アドレス・レジスタ、Ｉ
Ａ８は命令アドレス・セレクタ、ＩＭは命令メモリであ
って、再読込み可能な読取υ専用のメモリ（ＲＯＭ）、
ＩＲは命令レジスタ、ＤＥＣは命令のファンクション部
のデコーダである。
なお、ＡＧＩ、ＡＧ２はアンド・ゲート、ＯＧはオア・
ゲートである。
ゲートである。
スインｆ ８１１８１１１８４はオン・オフの２つの位
置をもつトグルスイッチであシ、オフのときは、その出
力増は、信号″″１＃を示す電池電位が抵抗を通じて与
えられ、信号１１”を出力するが、オンのときは、信号
１０′を示す地気電位が直接与えられ、信号＠０＃を出
力する。
置をもつトグルスイッチであシ、オフのときは、その出
力増は、信号″″１＃を示す電池電位が抵抗を通じて与
えられ、信号１１”を出力するが、オンのときは、信号
１０′を示す地気電位が直接与えられ、信号＠０＃を出
力する。
スイッチＳ１はオン・オフの２つの位置の何れかに設定
され、アンド・ゲートＡＧ１．ＡＧｚの導通を支配する
ことによシスイッチ８２＋８４の操作の有効化あるいは
無効化を支配する。すなわち、スイッチＳ１のオンのと
き、アンド・ゲートＡＧ、、ＡＧ２は導通してスイッチ
Ｓ２＋８４の操作が有効となるが、オフのときはアンド
・ゲートＡＧ＋＋ＡＧ２はともに非導通で、スイッチＳ
２＋８４の出力はアンド・ゲー）ＡＧ、。
され、アンド・ゲートＡＧ１．ＡＧｚの導通を支配する
ことによシスイッチ８２＋８４の操作の有効化あるいは
無効化を支配する。すなわち、スイッチＳ１のオンのと
き、アンド・ゲートＡＧ、、ＡＧ２は導通してスイッチ
Ｓ２＋８４の操作が有効となるが、オフのときはアンド
・ゲートＡＧ＋＋ＡＧ２はともに非導通で、スイッチＳ
２＋８４の出力はアンド・ゲー）ＡＧ、。
ＡＧ２で阻止され、その操作は無効となる。
スイッチＳ２は、５ＴＡＲＴ、 ５ＴＯＰおよび５ＴＥ
Ｐの３つの位置をもつトグルスイッチであ夛、位置８Ｔ
−ＡＲＴおよび５ＴＯＰにセットし九ときはその位置に
ロック（Ｌ）されるが、位置５ＴＥＰにセットしたとき
Ｃその位置にロックされず（ＮＬ） 、手を放すと、位
置５ＴＯＰ Ｋ戻る。
Ｐの３つの位置をもつトグルスイッチであ夛、位置８Ｔ
−ＡＲＴおよび５ＴＯＰにセットし九ときはその位置に
ロック（Ｌ）されるが、位置５ＴＥＰにセットしたとき
Ｃその位置にロックされず（ＮＬ） 、手を放すと、位
置５ＴＯＰ Ｋ戻る。
スイッチＳ５はスイッチＳ１と同様である。
スイッチＳ４ははね返υ形で、常時オンの状態であり、
手で操作すればオフとなるが放すと直ちにオンとなるも
のである。
手で操作すればオフとなるが放すと直ちにオンとなるも
のである。
上記スイッチ８１ ＊ ｓｚ Ｔ ８１ｉ ＊ ８４で
、命令処理装置の動作モードを選択して実行させるスイ
ッチ手段が構成される。
、命令処理装置の動作モードを選択して実行させるスイ
ッチ手段が構成される。
正規の動作、すなわち命令処理装置のインクリメンタＩ
ＮＣを動作させて命令メモリＩＭ中の命令を順次に実行
する動作を行なわせるには、スイッチＳ１と８３とをオ
フの位置に設定する。スイッチＳｔはどの位置に設定し
てあってもよい。スイッチＳ。
ＮＣを動作させて命令メモリＩＭ中の命令を順次に実行
する動作を行なわせるには、スイッチＳ１と８３とをオ
フの位置に設定する。スイッチＳｔはどの位置に設定し
てあってもよい。スイッチＳ。
がオフであるため、スイッチＳ２およびＳ４の操作は無
効である。この状態では、スイッチＳ３の出力”ｌ″が
オア・ゲートＯＧを通ジインクリメンタＩＮＣの制御入
力として入力し、このためインクリメンタＩ−ＮＣは＋
１動作が可能となシ、入力するアドレス情報に＋１して
出力する動作を行なう。なおこの制御入力が１０２のと
きは＋１動作を行なわない。
効である。この状態では、スイッチＳ３の出力”ｌ″が
オア・ゲートＯＧを通ジインクリメンタＩＮＣの制御入
力として入力し、このためインクリメンタＩ−ＮＣは＋
１動作が可能となシ、入力するアドレス情報に＋１して
出力する動作を行なう。なおこの制御入力が１０２のと
きは＋１動作を行なわない。
命令アドレス設定スイッチＣ０Ｎ８Ｔに命令メモリＩＭ
Ｏ中の所望の命令のアドレスを設定し、電源を投入すれ
ば、命令アドレス・セレクタＩＡＳは命令アドレス設定
スイッチＣ０Ｎ８Ｔを選択し、該スイッチＣ０Ｎ８Ｔに
設定されたアドレスが命令メモリＩＭに送られ、該アド
レスから命令語が取シ出され命令レジスタＩＲに格納さ
れる。
Ｏ中の所望の命令のアドレスを設定し、電源を投入すれ
ば、命令アドレス・セレクタＩＡＳは命令アドレス設定
スイッチＣ０Ｎ８Ｔを選択し、該スイッチＣ０Ｎ８Ｔに
設定されたアドレスが命令メモリＩＭに送られ、該アド
レスから命令語が取シ出され命令レジスタＩＲに格納さ
れる。
一方、命令アドレス・セレクタエムＳで選択されたアド
レスはインクツメンタＩＮＣに入力し、ここで＋１され
、命令カウンターレジスタＩＣＲ４Ｃ格納される。
レスはインクツメンタＩＮＣに入力し、ここで＋１され
、命令カウンターレジスタＩＣＲ４Ｃ格納される。
命令語は、命令レジスタＩＲの出力部に示すように、ア
ドレス部Ａとファンクション部Ｆとからなり、この命令
語が命令レジスタＩＲから読出されると、そのアドレス
部Ａのアドレスは命令アドレス・レジスタＩＡＲに格納
され、そのファンクション部Ｆはファンクション・デコ
ーダＤＥＣでデコードされる。そして、このデコーダＤ
ＥＣの出力で、命令に対応する図示しない装置・レジス
タ・演算器等を制御してバス選択制御、入出力装置Ｉ１
０とデータ・メモＩＪ ＤＭとの間のデータの転送、そ
の他の制御動作を行なう。この命令の実行後、命令アド
レス・レジスタＩＡＳは次の命令を取シ出すべき命令メ
モリ！Ｍのアドレスを選択する。すなわち、通常の命令
であれば、デコーダＤＥＣの出力が命令アドレス・セレ
クタＩＡＢ Ｋ与えられないので、命令カウンタ・レジ
スタＩＣＨに格納された次の命令のアドレスが選択され
、ジャンプ命令であれば、デコーダＤＥＣの出力が命令
アドレス・セレクタＩＡ８に与えられるので命令アドレ
ス・レジスタＩＡＲに格納され九アドレス（読み出した
命令語のアドレス部のアドレス）が選択され、該アドレ
スにジャンプする。
ドレス部Ａとファンクション部Ｆとからなり、この命令
語が命令レジスタＩＲから読出されると、そのアドレス
部Ａのアドレスは命令アドレス・レジスタＩＡＲに格納
され、そのファンクション部Ｆはファンクション・デコ
ーダＤＥＣでデコードされる。そして、このデコーダＤ
ＥＣの出力で、命令に対応する図示しない装置・レジス
タ・演算器等を制御してバス選択制御、入出力装置Ｉ１
０とデータ・メモＩＪ ＤＭとの間のデータの転送、そ
の他の制御動作を行なう。この命令の実行後、命令アド
レス・レジスタＩＡＳは次の命令を取シ出すべき命令メ
モリ！Ｍのアドレスを選択する。すなわち、通常の命令
であれば、デコーダＤＥＣの出力が命令アドレス・セレ
クタＩＡＢ Ｋ与えられないので、命令カウンタ・レジ
スタＩＣＨに格納された次の命令のアドレスが選択され
、ジャンプ命令であれば、デコーダＤＥＣの出力が命令
アドレス・セレクタＩＡ８に与えられるので命令アドレ
ス・レジスタＩＡＲに格納され九アドレス（読み出した
命令語のアドレス部のアドレス）が選択され、該アドレ
スにジャンプする。
以下、命令アドレス・セレクタＩＡＳで選択されたアド
レスにより命令メモリから命令語が取シ出され、命令は
順次に実行される。
レスにより命令メモリから命令語が取シ出され、命令は
順次に実行される。
なお、クロック発生回路ＣＬＫは制御人力ＣＣが′″Ｏ
＃であれば動作し、クロックＣＬを発生して図示の命令
処理装置に供給して動作させるが、制御人力ＣＣが１１
＃となると、クロックＣＬの送出を停止し、このため命
令処理装置の命令の処理は停止する。上記のようにスイ
ッチＳ１をオンとしたときは、アンド・ゲートＡＧ、の
出力は＠０＃で、これが、上記クロック発生回路ＣＬＫ
の制御人力ＣＣとなっており動作をするので、命令の処
理は実行される。
＃であれば動作し、クロックＣＬを発生して図示の命令
処理装置に供給して動作させるが、制御人力ＣＣが１１
＃となると、クロックＣＬの送出を停止し、このため命
令処理装置の命令の処理は停止する。上記のようにスイ
ッチＳ１をオンとしたときは、アンド・ゲートＡＧ、の
出力は＠０＃で、これが、上記クロック発生回路ＣＬＫ
の制御人力ＣＣとなっており動作をするので、命令の処
理は実行される。
インクリメンタＩＮＣの動作を停止して同一の命令を繰
シ返し実行する動作を命令処理装置に実行させるには、
スイッチ手段においてスイッチＳ１をオフ１スイツチＳ
ｓをオンとする。そうするとアンド・ゲートＡＧ＋の出
力は前記と同様＠０＃でこれがオア・ゲー） ＯＧの一
方の入力となシ、またスイッチＳ３の出力が″０”とな
ってオア・ゲートＯＧの他方の入力となる。従ってオア
・ゲー）ＯＧの出力は″０＃となりインクリメンタＩＮ
Ｃは制御入力ＣＩとして１０”を受けるので、命令アド
レス・セレクタＩＡＳよす入力するアドレスに＋１する
動作を停止し、そのまま命令カウンタ・レジスタＩＣＲ
Ｋ出力するように力る。従って、命令カウンタ・レジス
タＩＣＨの内容は不変となり、命令メモリＩＭから常に
命令カウンタ・レジスタＩＣＨの示す不変のアドレスか
ら命令語が取り出されるので同一の命令が繰夛返し実行
される。
シ返し実行する動作を命令処理装置に実行させるには、
スイッチ手段においてスイッチＳ１をオフ１スイツチＳ
ｓをオンとする。そうするとアンド・ゲートＡＧ＋の出
力は前記と同様＠０＃でこれがオア・ゲー） ＯＧの一
方の入力となシ、またスイッチＳ３の出力が″０”とな
ってオア・ゲートＯＧの他方の入力となる。従ってオア
・ゲー）ＯＧの出力は″０＃となりインクリメンタＩＮ
Ｃは制御入力ＣＩとして１０”を受けるので、命令アド
レス・セレクタＩＡＳよす入力するアドレスに＋１する
動作を停止し、そのまま命令カウンタ・レジスタＩＣＲ
Ｋ出力するように力る。従って、命令カウンタ・レジス
タＩＣＨの内容は不変となり、命令メモリＩＭから常に
命令カウンタ・レジスタＩＣＨの示す不変のアドレスか
ら命令語が取り出されるので同一の命令が繰夛返し実行
される。
命令の処理を中断して命令アドレス設定スイッチに設定
したアドレスからプログラムを開始する動作は次のよう
Ｋして行なう。
したアドレスからプログラムを開始する動作は次のよう
Ｋして行なう。
上記の動作を行なわせるに先立って、開始アドレスを命
令アドレス設定スイッチＣ０Ｎ８Ｔに設定する。そして
、スイッチＳ１をオン、スイッチＳ５をオフに、またス
イッチＳ２を５ＴＡＲＴ Ｋ設定しておき、動作の開始
に当って、スイッチＳ４（はね返り形）を１時操作する
。
令アドレス設定スイッチＣ０Ｎ８Ｔに設定する。そして
、スイッチＳ１をオン、スイッチＳ５をオフに、またス
イッチＳ２を５ＴＡＲＴ Ｋ設定しておき、動作の開始
に当って、スイッチＳ４（はね返り形）を１時操作する
。
スイッチＳ１をオンとすると、アンド・ゲートＡ−Ｇ１
＊ ＡＣ３が導通状態となシ、スイッチＳ２＋８４の
操作が有効となる。スイッチＳ１をオン、スイッチＳｓ
をオフ、としておいて、スイッチＳ２を５ＴＡＲＴに設
定すると、前記の通常状態（スイッチＳ１と８３とをオ
フにした状態）と同じ動作をする。すなわチ、クロック
・コントロール回路ＣＬＫ ＣＴＬ Ｉｄ 、スイッチ
Ｓ２が８ＴＡＲＴに設定されたとき″Ｏ＃を出力し、５
ＴＯＰに設定されたとき＠１”を出力し、また８ＴＥＰ
に設定し、手を放すと５ＴＯＰに戻るが、戻るときのみ
一時＠０＃を出力するよう構成されている。
＊ ＡＣ３が導通状態となシ、スイッチＳ２＋８４の
操作が有効となる。スイッチＳ１をオン、スイッチＳｓ
をオフ、としておいて、スイッチＳ２を５ＴＡＲＴに設
定すると、前記の通常状態（スイッチＳ１と８３とをオ
フにした状態）と同じ動作をする。すなわチ、クロック
・コントロール回路ＣＬＫ ＣＴＬ Ｉｄ 、スイッチ
Ｓ２が８ＴＡＲＴに設定されたとき″Ｏ＃を出力し、５
ＴＯＰに設定されたとき＠１”を出力し、また８ＴＥＰ
に設定し、手を放すと５ＴＯＰに戻るが、戻るときのみ
一時＠０＃を出力するよう構成されている。
従って、スイッチＳ！を５ＴＡＲＴに設定したとき、ク
ロック・コントロール回路ＣＬＫＣＴＬ ＃ｉ” Ｏ”
を出クロック発生回路ＣＬＫはこの出力″″０′を制御
人力ＣＣとして受けて動作し、クロックＣＬを送出し、
また、スイッチＳ５はオフであるので″１＃を送出し、
この１１＃はオア・ゲート園を経てインクリメンタＩＮ
Ｃの制御入力ＣＩとして入力するので、インクリメンタ
ＩＮＣは＋１動作をするからである。
ロック・コントロール回路ＣＬＫＣＴＬ ＃ｉ” Ｏ”
を出クロック発生回路ＣＬＫはこの出力″″０′を制御
人力ＣＣとして受けて動作し、クロックＣＬを送出し、
また、スイッチＳ５はオフであるので″１＃を送出し、
この１１＃はオア・ゲート園を経てインクリメンタＩＮ
Ｃの制御入力ＣＩとして入力するので、インクリメンタ
ＩＮＣは＋１動作をするからである。
このときスイッチＳ４を操作すると、スイッチＳ４の出
力は一時″１”となり、これがアンド・ゲートＡＧ２を
通してデコーダＤＥＣに与えられ、デコーダＤＥＣをク
リアする。従ってデコーダＤＥＣはその全ての出力を失
い、実行中の命令は中断する。しかし、スイッチＳ４を
放し復旧するとデコーダＤＥＣはクリヤ入力を失って動
作を開始し、また、命令アドレス設定スイッチＣ０Ｎ５
Ｔに設定されたアドレスが命令アドレス・セレクタＩＡ
Ｓで選択され、この□１ アドレスから命令の実行が再開される。
力は一時″１”となり、これがアンド・ゲートＡＧ２を
通してデコーダＤＥＣに与えられ、デコーダＤＥＣをク
リアする。従ってデコーダＤＥＣはその全ての出力を失
い、実行中の命令は中断する。しかし、スイッチＳ４を
放し復旧するとデコーダＤＥＣはクリヤ入力を失って動
作を開始し、また、命令アドレス設定スイッチＣ０Ｎ５
Ｔに設定されたアドレスが命令アドレス・セレクタＩＡ
Ｓで選択され、この□１ アドレスから命令の実行が再開される。
なお、インクリメンタＩＮＣの動作を可能として、スイ
ッチ手段の操作毎に一命令づつ順次に実行する動作を行
なわせるには、スイッチＳ１をオン、スイッチＳ２を５
ＴＯＰ 、スイッチＳＳをオフに設定した状態（スイッ
チＳ４はオン）としておいて、−命令を実行させる都度
スイッチＳ２を５ＴＥＰに移動させる。
ッチ手段の操作毎に一命令づつ順次に実行する動作を行
なわせるには、スイッチＳ１をオン、スイッチＳ２を５
ＴＯＰ 、スイッチＳＳをオフに設定した状態（スイッ
チＳ４はオン）としておいて、−命令を実行させる都度
スイッチＳ２を５ＴＥＰに移動させる。
スイッチＳ１をオンに設定した状態において、スイッチ
Ｓ２を５ＴＯＰに設定すると、クロック・コントロール
回路ＣＬＫＣＴＬの出力は′ｌ”となり、これがアンド
・ゲートＡＧ１を通じて、クロック発生回路ＣＬＫに制
御人力ＣＣとして入力するので、クロック発生回路ＣＬ
ＫはクロックＣＬの送出を停止する。
Ｓ２を５ＴＯＰに設定すると、クロック・コントロール
回路ＣＬＫＣＴＬの出力は′ｌ”となり、これがアンド
・ゲートＡＧ１を通じて、クロック発生回路ＣＬＫに制
御人力ＣＣとして入力するので、クロック発生回路ＣＬ
ＫはクロックＣＬの送出を停止する。
従って、命令は一切実行されない。
この状態（スイッチＳ１をオンに、スイッチＳ３をオフ
に設定した）でスイッチＳ２を５ＴＯＰから５−ＴＥＰ
へ操作して手を放すと、スイッチｓ２は自動的に５ＴＯ
Ｐに復旧するが、この際一時的に“ｏ”を出力し、これ
はクロック発生回路ＣＬＫにおいて制御人力ＣＣとして
受けられ、クロック発生回路ＣＬＫはクロックＣＬを一
命令実行に必要な数だけ送出する。このとき送出するク
ロックＣＬの数は、該当命令を処理するに必要なステッ
プ数に対応するものであるが、例えばこの数を該当命令
のステップ数を示す領域からの情報をもとにして決定し
、ステップ数情報をクロック・コントロール回路ＣＬＫ
Ｃ−ＴＬに送って、 クロック発生回路ＣＬＫよシ送
出されるクロックＣＬの数を制御する等によシ、所望の
必要な数のクロックＣＬを送出することが可能である。
に設定した）でスイッチＳ２を５ＴＯＰから５−ＴＥＰ
へ操作して手を放すと、スイッチｓ２は自動的に５ＴＯ
Ｐに復旧するが、この際一時的に“ｏ”を出力し、これ
はクロック発生回路ＣＬＫにおいて制御人力ＣＣとして
受けられ、クロック発生回路ＣＬＫはクロックＣＬを一
命令実行に必要な数だけ送出する。このとき送出するク
ロックＣＬの数は、該当命令を処理するに必要なステッ
プ数に対応するものであるが、例えばこの数を該当命令
のステップ数を示す領域からの情報をもとにして決定し
、ステップ数情報をクロック・コントロール回路ＣＬＫ
Ｃ−ＴＬに送って、 クロック発生回路ＣＬＫよシ送
出されるクロックＣＬの数を制御する等によシ、所望の
必要な数のクロックＣＬを送出することが可能である。
このように構成しであるので、スイッチＳ２を５−ＴＯ
Ｐから５ＴＥＰへ操作する毎に一命令づつ実行して動作
を停止する。このとき、スイッチＳ５はオフで“１″を
出力しているので、この１′はオア・ゲートＯＧを通し
てインクリメンタＩＮＣへ制御入力ＣＩとして入力し、
従ってインクリメンタＩＮＣは＋１動作を実行する。従
って、命令カウンタ・レジスタＩＣＨにはインクリメン
タＩＮＣによって歩進されたアドレスが格納され、また
、命令アドレス・レジスタＩＡＲには命令レジスタＩＲ
に読み出した命令語のアドレス部人のアドレスが格納さ
れるので、一連のプローダラムが実行可能となる。
Ｐから５ＴＥＰへ操作する毎に一命令づつ実行して動作
を停止する。このとき、スイッチＳ５はオフで“１″を
出力しているので、この１′はオア・ゲートＯＧを通し
てインクリメンタＩＮＣへ制御入力ＣＩとして入力し、
従ってインクリメンタＩＮＣは＋１動作を実行する。従
って、命令カウンタ・レジスタＩＣＨにはインクリメン
タＩＮＣによって歩進されたアドレスが格納され、また
、命令アドレス・レジスタＩＡＲには命令レジスタＩＲ
に読み出した命令語のアドレス部人のアドレスが格納さ
れるので、一連のプローダラムが実行可能となる。
なお、上記において、スイッチＳ１をオンに設定すれば
オア・ゲート国はアンド・ゲートＡＧＩより入力する一
方の入力が１０１で、またスイッチＳＳより入力する他
方の入力も１０”とな夛、従ってオア・ゲートＯＧの出
力は＠０”となり、これが、インクリメンタＩＮＣに制
御入力ＣＩとして入力するので、インクリメンタＩＮＣ
は歩進を停止し、＋１動作を行なわず、命令アドレス・
セレクタＩＡＳから入力したアドレス情報に何等変更を
与えることなくそのまま命令カウンタ・レジスタＩＣＲ
に出力するので、命令カウンタ・レジスタＩＣＨの内容
は不変となり、スイッチＳ２の操作（８ＴＯＰより５Ｔ
ＥＰに倒し、放す操作）毎に同一の命令が１回実行され
て停止する。
オア・ゲート国はアンド・ゲートＡＧＩより入力する一
方の入力が１０１で、またスイッチＳＳより入力する他
方の入力も１０”とな夛、従ってオア・ゲートＯＧの出
力は＠０”となり、これが、インクリメンタＩＮＣに制
御入力ＣＩとして入力するので、インクリメンタＩＮＣ
は歩進を停止し、＋１動作を行なわず、命令アドレス・
セレクタＩＡＳから入力したアドレス情報に何等変更を
与えることなくそのまま命令カウンタ・レジスタＩＣＲ
に出力するので、命令カウンタ・レジスタＩＣＨの内容
は不変となり、スイッチＳ２の操作（８ＴＯＰより５Ｔ
ＥＰに倒し、放す操作）毎に同一の命令が１回実行され
て停止する。
以上、本発明の一実施例について説明したが、本発明は
上記実施例に限定されるものではなく、その技術的範囲
内において種々の変形が可能である。
上記実施例に限定されるものではなく、その技術的範囲
内において種々の変形が可能である。
命令メモＩＪＩＭには、当該命令処理装置がその周縁機
器を制御するための命令が格納されるが、この他に上記
周縁機器を試験するための命令あるいはプログラムを格
納することができる。
器を制御するための命令が格納されるが、この他に上記
周縁機器を試験するための命令あるいはプログラムを格
納することができる。
発明の効果
本発明による命令処理装置は、通常の処理装置と同様に
周縁装置の制御が可能であるほかに、命令処理装置の内
蔵するスイッチ手段の設定および操作によシ、同一の命
令を繰返し実行させ、さらに命令処理装置の内蔵する命
令アドレス設定スイッチの設定により任意のアドレスか
らプログラムの実行が開始できるように構成されている
ので、同一命令を繰返し実行させるととＫよシ命令の実
行にかかわる一連のハードウェアの動作を連続的に繰返
して監視し動作異常の早期発見が可能となる他、任意の
アドレスからプログラムの実行ができるので、プログラ
ムの試験、デバッグも容易となる効果がある。なおこの
際、デバッグ・コンソールなどの大形の外部付加装置は
不要であって、処理装置のみでその内蔵スイッチにょシ
動作させることができる効果をも有する。
周縁装置の制御が可能であるほかに、命令処理装置の内
蔵するスイッチ手段の設定および操作によシ、同一の命
令を繰返し実行させ、さらに命令処理装置の内蔵する命
令アドレス設定スイッチの設定により任意のアドレスか
らプログラムの実行が開始できるように構成されている
ので、同一命令を繰返し実行させるととＫよシ命令の実
行にかかわる一連のハードウェアの動作を連続的に繰返
して監視し動作異常の早期発見が可能となる他、任意の
アドレスからプログラムの実行ができるので、プログラ
ムの試験、デバッグも容易となる効果がある。なおこの
際、デバッグ・コンソールなどの大形の外部付加装置は
不要であって、処理装置のみでその内蔵スイッチにょシ
動作させることができる効果をも有する。
第１図は本発明を実施した命令処理装置とこれに接続さ
れる装置との関連を示す接続図、第２図は本発明の一実
施例の接続構成図である。 ＣＰＵ・・・処理装置、ＩＭ・・・命令メモリ、ＤＭ・
・・データ・メモリ、Ｂ・・・バス、１１０・・・入出
力装置、Ｓｌ。 ８２ ＋ Ｓｓ ＊ ８４・・・スイッチ、Ｃ０Ｎ５Ｔ
・・・命令アドレス設定スイッチ、ＣＬＫ・・・クロッ
ク発生回路、ＣＬＫＣＴＬ・・・クロック・コントロー
ル回路、ＩＮＣ・・・インクリメンタ、ＩＣＲ・・・命
令カウンタ・レジスタ、ＩＡＲ・・・命令アドレス・レ
ジスタ、ＩＡＳ・・・命令アドレス・セレクタ、ＩＲ・
・・命令レジスタ、ＤＥＣ・・・デコーダ、ＡＧ １．
ＡＧ２・・・アンド・ゲート、ＯＧ・・・オアゲート
、ＣＬ・・・クロック。 特許出願人 富士通株式会社 代理人弁理士 玉 蟲 久 五 部（外３名）第１図
れる装置との関連を示す接続図、第２図は本発明の一実
施例の接続構成図である。 ＣＰＵ・・・処理装置、ＩＭ・・・命令メモリ、ＤＭ・
・・データ・メモリ、Ｂ・・・バス、１１０・・・入出
力装置、Ｓｌ。 ８２ ＋ Ｓｓ ＊ ８４・・・スイッチ、Ｃ０Ｎ５Ｔ
・・・命令アドレス設定スイッチ、ＣＬＫ・・・クロッ
ク発生回路、ＣＬＫＣＴＬ・・・クロック・コントロー
ル回路、ＩＮＣ・・・インクリメンタ、ＩＣＲ・・・命
令カウンタ・レジスタ、ＩＡＲ・・・命令アドレス・レ
ジスタ、ＩＡＳ・・・命令アドレス・セレクタ、ＩＲ・
・・命令レジスタ、ＤＥＣ・・・デコーダ、ＡＧ １．
ＡＧ２・・・アンド・ゲート、ＯＧ・・・オアゲート
、ＣＬ・・・クロック。 特許出願人 富士通株式会社 代理人弁理士 玉 蟲 久 五 部（外３名）第１図
Claims (1)
- プログラム格納用の命令メモリのアドレスを手動的に設
定する命令アドレス設定スイッチおよび命令処理装置の
動作モードを選択して実行させるスイッチ手段をそれぞ
れ命令処理装置内に具備し、該スイッチ手段によシ、命
令処理装置のインクリメンタを動作させて命令メモリ中
の命令を順次に実行する動作、インクリメンタの動作を
停止して同一の命令を繰夛返えし実行する動作、命令の
処理を中断して上記命令アドレス設定スイッチに設定し
九アドレスからプログラムを開始する動作、および上記
インクリメンタの動作を可能として、上記スイッチ手段
の操作毎に一命令づつ順次に実行する動作の何れか一つ
を選択して実行するよう構成された仁とを特徴とする命
令処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039226A JPS58158741A (ja) | 1982-03-12 | 1982-03-12 | 命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039226A JPS58158741A (ja) | 1982-03-12 | 1982-03-12 | 命令処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158741A true JPS58158741A (ja) | 1983-09-21 |
| JPH0150935B2 JPH0150935B2 (ja) | 1989-11-01 |
Family
ID=12547211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57039226A Granted JPS58158741A (ja) | 1982-03-12 | 1982-03-12 | 命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158741A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5173851A (ja) * | 1974-12-23 | 1976-06-26 | Omron Tateisi Electronics Co | |
| JPS52120638A (en) * | 1976-04-02 | 1977-10-11 | Hitachi Ltd | Micro instruction control system |
| JPS5497344A (en) * | 1978-01-18 | 1979-08-01 | Sanyo Electric Co Ltd | Information processor |
-
1982
- 1982-03-12 JP JP57039226A patent/JPS58158741A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5173851A (ja) * | 1974-12-23 | 1976-06-26 | Omron Tateisi Electronics Co | |
| JPS52120638A (en) * | 1976-04-02 | 1977-10-11 | Hitachi Ltd | Micro instruction control system |
| JPS5497344A (en) * | 1978-01-18 | 1979-08-01 | Sanyo Electric Co Ltd | Information processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0150935B2 (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098169A2 (en) | Data processing system | |
| JPH0447856B2 (ja) | ||
| KR910017275A (ko) | 마이크로프로세서 장치 및 그 동작 관리 방법 | |
| JPH064351A (ja) | ビジュアル・シミュレーション装置 | |
| KR900000113B1 (ko) | 명령 감시구성을 갖는 컴퓨터 시스템 | |
| JPS5853368B2 (ja) | シ−ケンスコントロ−ラ | |
| JPS58158741A (ja) | 命令処理装置 | |
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| KR20010046893A (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템의 자동 테스트 방법 | |
| KR970006413B1 (ko) | 퍼지 컴퓨터 | |
| SU763900A1 (ru) | Устройство дл отладки программ | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP3449812B2 (ja) | 制御用電子装置 | |
| RU1791807C (ru) | Устройство дл ввода информации в калькул тор | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JP2712730B2 (ja) | エバリュエーションチップ | |
| JPS59216257A (ja) | マイクロプロセツサの動作解析方法 | |
| KR920001103B1 (ko) | 전자교환기용 소프트웨어 시뮬레이션방법 | |
| Rajaraman | A Microprocessor-Based Time Sequence Controller for Process Control Applications | |
| JPS6028013B2 (ja) | マイクロプログラム制御装置 | |
| JPH01237846A (ja) | デバッグ機能付プロセッサ・システム | |
| JPS6144328B2 (ja) | ||
| JPS63292246A (ja) | プログラム評価装置 | |
| JPS61272852A (ja) | プログラム読込み方法 | |
| JPS6037038A (ja) | マイクロコンピユ−タ |