JPH0151208B2 - - Google Patents
Info
- Publication number
- JPH0151208B2 JPH0151208B2 JP58156086A JP15608683A JPH0151208B2 JP H0151208 B2 JPH0151208 B2 JP H0151208B2 JP 58156086 A JP58156086 A JP 58156086A JP 15608683 A JP15608683 A JP 15608683A JP H0151208 B2 JPH0151208 B2 JP H0151208B2
- Authority
- JP
- Japan
- Prior art keywords
- darlington
- current
- output
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、電圧電流変換増幅器に関する。
従来の電圧電流変換増幅器（以下、GMアンプ
という。）は、演算増幅器を使用したものの他に
は比較的簡単なものとして、第１図に示す構成の
ものがよく知られている。同図でV+は正電源端
子、V-は負電源端子、１〜４は定電流源で同一
の値をとる。IN1，IN2は電圧入力端子、OUT1，
OUT2は電流出力端子で、Q1′，Q2′がGMアンプ
用のPNPトランジスタである。この回路の伝達
コンダクタンスGM1は、次のように表わされる。
という。）は、演算増幅器を使用したものの他に
は比較的簡単なものとして、第１図に示す構成の
ものがよく知られている。同図でV+は正電源端
子、V-は負電源端子、１〜４は定電流源で同一
の値をとる。IN1，IN2は電圧入力端子、OUT1，
OUT2は電流出力端子で、Q1′，Q2′がGMアンプ
用のPNPトランジスタである。この回路の伝達
コンダクタンスGM1は、次のように表わされる。
GM1＝α／RE＋2γe ……(1)
ここで、REはQ1′，Q2′のコレクタ間に挿入され
た抵抗γeはトランジスタQ1′，Q2′のダイナミツク
エミツタ抵抗で定電流源１〜４の電流をI0、トラ
ンジスタのベース接地電流増幅率をαとすると次
式で与えられる。
た抵抗γeはトランジスタQ1′，Q2′のダイナミツク
エミツタ抵抗で定電流源１〜４の電流をI0、トラ
ンジスタのベース接地電流増幅率をαとすると次
式で与えられる。
γe＝α・kT／qI0 ……(2)
ただし、ｋはボルツマン常数、ｑは電子の電
荷、Ｔは絶対温度である。又、定電流源１〜４
は、バランスを取るため、すなわち、出力オフセ
ツトを零にするために同一値である必要がある。
この実現法としては、例えば第２図のように、カ
レントミラーCM1′，CM2′を利用した構成があ
る。同図で６′，７′は吐出し型の定電流出力端
子、９′，１０′は吸込み型の定電流出力端子、
５′，８′はそれぞれのカレントミラーの定電流出
力の基準となる基準電流入力端子である。この基
準電流Irefはダーリントン接続トランジスタQ3′，
Q4′と基準電源V′B1で駆動されるトランジスタ
Q5′と挿入抵抗R′Iからなる回路で得られ、トラン
ジスタのベースエミツタ間電圧をVBEで表わす
と、基準電流Irefは、次のようになる。
荷、Ｔは絶対温度である。又、定電流源１〜４
は、バランスを取るため、すなわち、出力オフセ
ツトを零にするために同一値である必要がある。
この実現法としては、例えば第２図のように、カ
レントミラーCM1′，CM2′を利用した構成があ
る。同図で６′，７′は吐出し型の定電流出力端
子、９′，１０′は吸込み型の定電流出力端子、
５′，８′はそれぞれのカレントミラーの定電流出
力の基準となる基準電流入力端子である。この基
準電流Irefはダーリントン接続トランジスタQ3′，
Q4′と基準電源V′B1で駆動されるトランジスタ
Q5′と挿入抵抗R′Iからなる回路で得られ、トラン
ジスタのベースエミツタ間電圧をVBEで表わす
と、基準電流Irefは、次のようになる。
Iref＝｜V′B1｜−3VBE／R′I ……(3)
両カレントミラーCM1′，CM2′の入出力電流比
を１と仮定すると、GMアンプ用のトランジスタ
Q1′，Q2′のバランスを取るため、すなわち、GM
アンプ入力電圧が零のとき出力電流を零とするた
めに、カレントミラーCM1′の入力端子５′へは、
NPNダーリントン接続トランジスタQ3′，Q4′を
介し、カレントミラーCM2′の入力端子８′へは
PNPトランジスタQ5′を介してIrefが伝達されてい
る。すなわち、トランジスタQ1′，Q2′のベース電
流の誤差は、トランジスタQ5′のベース電流分で
補償されている。この構成は確かにGMアンプの
直流バイアスに関する限りベース電流分誤差は補
償されているが、交流的にはαによる誤差は全く
補償されていない。すなわち、交流的に見るとこ
のGMアンプの伝達コンダクタンスGM1は(1)式に
示すようにαに依存して理想値１／RE＋2γeよりず れることになる。この誤差分は、通常0.25％〜１
％にも達するので、高精度を必要とする応用では
問題になるという欠点がある。
を１と仮定すると、GMアンプ用のトランジスタ
Q1′，Q2′のバランスを取るため、すなわち、GM
アンプ入力電圧が零のとき出力電流を零とするた
めに、カレントミラーCM1′の入力端子５′へは、
NPNダーリントン接続トランジスタQ3′，Q4′を
介し、カレントミラーCM2′の入力端子８′へは
PNPトランジスタQ5′を介してIrefが伝達されてい
る。すなわち、トランジスタQ1′，Q2′のベース電
流の誤差は、トランジスタQ5′のベース電流分で
補償されている。この構成は確かにGMアンプの
直流バイアスに関する限りベース電流分誤差は補
償されているが、交流的にはαによる誤差は全く
補償されていない。すなわち、交流的に見るとこ
のGMアンプの伝達コンダクタンスGM1は(1)式に
示すようにαに依存して理想値１／RE＋2γeよりず れることになる。この誤差分は、通常0.25％〜１
％にも達するので、高精度を必要とする応用では
問題になるという欠点がある。
本発明の第１の目的は、上記の欠点を除去する
ことにより、直流バイアスのみならず交流特性の
αによる誤差も極めて小さくした電圧電流増幅器
を提供することにある。
ことにより、直流バイアスのみならず交流特性の
αによる誤差も極めて小さくした電圧電流増幅器
を提供することにある。
本発明の第２の目的は、前記第１の目的に加え
て、良好な高周波特性を有する電圧電流変換増幅
器を提供することにある。
て、良好な高周波特性を有する電圧電流変換増幅
器を提供することにある。
本第１の発明の電圧電流変換増幅器は、ベース
が第１入力端子に出力コレクタが第１出力端子に
接続された第１のダーリントン接続トランジスタ
と、ベースが第２入力端子に出力コレクタが第２
出力端子に接続された第２のダーリントン接続ト
ランジスタと、前記第１、第２のダーリントン接
続トランジスタの出力エミツタ間に接続された抵
抗と、基準電流が前記第１、第２のダーリントン
接続トランジスタと同導電型の第３のダーリント
ン接続トランジスタと逆導型の第４のダーリント
ン接続トランジスタを介して供給されバイアス電
流をそれぞれ前記第１、第２のダーリントン接続
トランジスタの出力エミツタ及び出力コレクタに
供給する第１及び第２のカレントミラーとを含む
ことから構成される。
が第１入力端子に出力コレクタが第１出力端子に
接続された第１のダーリントン接続トランジスタ
と、ベースが第２入力端子に出力コレクタが第２
出力端子に接続された第２のダーリントン接続ト
ランジスタと、前記第１、第２のダーリントン接
続トランジスタの出力エミツタ間に接続された抵
抗と、基準電流が前記第１、第２のダーリントン
接続トランジスタと同導電型の第３のダーリント
ン接続トランジスタと逆導型の第４のダーリント
ン接続トランジスタを介して供給されバイアス電
流をそれぞれ前記第１、第２のダーリントン接続
トランジスタの出力エミツタ及び出力コレクタに
供給する第１及び第２のカレントミラーとを含む
ことから構成される。
本第２の発明の電圧電流変換増幅器は、ベース
が第１入力端子に出力コレクタが第１出力端子に
接続された第１のダーリントン接続トランジスタ
と、ベースが第２入力端子に出力コレクタが第２
出力端子に接続された第２のダーリントン接続ト
ランジスタと、前記第１、第２のダーリントン接
続トランジスタの出力エミツタ間に接続された抵
抗と、基準電流が前記第１、第２のダーリントン
接続トランジスタと同導電型の第３のダーリント
ン接続トランジスタと逆導型の第４のダーリント
ン接続トランジスタを介して供給されバイアス電
流をそれぞれ前記第１、第２のダーリントン接続
トランジスタの出力エミツタ及び出力コレクタに
供給する第１及び第２のカレントミラーと、前記
第１、第２、第３のダーリントン接続トランジス
タの出力側トランジスタにアイドリング電流を供
給するアイドリング電流供給手段とを含むことか
ら構成される。
が第１入力端子に出力コレクタが第１出力端子に
接続された第１のダーリントン接続トランジスタ
と、ベースが第２入力端子に出力コレクタが第２
出力端子に接続された第２のダーリントン接続ト
ランジスタと、前記第１、第２のダーリントン接
続トランジスタの出力エミツタ間に接続された抵
抗と、基準電流が前記第１、第２のダーリントン
接続トランジスタと同導電型の第３のダーリント
ン接続トランジスタと逆導型の第４のダーリント
ン接続トランジスタを介して供給されバイアス電
流をそれぞれ前記第１、第２のダーリントン接続
トランジスタの出力エミツタ及び出力コレクタに
供給する第１及び第２のカレントミラーと、前記
第１、第２、第３のダーリントン接続トランジス
タの出力側トランジスタにアイドリング電流を供
給するアイドリング電流供給手段とを含むことか
ら構成される。
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第３図は第１の本発明の一実施例の回路図であ
る。
る。
本実施例は、ベースが第１入力端子IN1に出力
コレクタが第１出力端子OUT1に接続された第１
のダーリントン接続PNPトランジスタQ2，Q8
と、ベースが第２入力端子IN2に出力コレクタが
第２出力端子OUT2に接続された第２のダーリン
トン接続PNPトランジスタQ1，Q7と、第１、第
２のダーリントン接続トランジスタQ2，Q8，Q1，
Q7の出力コレクタ間に接続された抵抗REと、基
準電流Irefが第１、第２のダーリントン接続トラ
ンジスタQ2，Q8，Q1，Q7と同導電型の第３のダ
ーリントン接続PNPトランジスタQ5，Q6と逆導
型の第４のダーリントン接続NPNトランジスタ
Q3，Q4を介して供給されバイアス電流をそれぞ
れ第１、第２のダーリントン接続トランジスタ
Q2，Q8，Q1，Q7の出力エミツタ及び出力コレク
タに供給する第１及び第２のカレントミラー
CM1，CM2とを含んで構成される。なお同図で
VB1は基準電源、V+は正電源端子、V-は負電源
端子である。
コレクタが第１出力端子OUT1に接続された第１
のダーリントン接続PNPトランジスタQ2，Q8
と、ベースが第２入力端子IN2に出力コレクタが
第２出力端子OUT2に接続された第２のダーリン
トン接続PNPトランジスタQ1，Q7と、第１、第
２のダーリントン接続トランジスタQ2，Q8，Q1，
Q7の出力コレクタ間に接続された抵抗REと、基
準電流Irefが第１、第２のダーリントン接続トラ
ンジスタQ2，Q8，Q1，Q7と同導電型の第３のダ
ーリントン接続PNPトランジスタQ5，Q6と逆導
型の第４のダーリントン接続NPNトランジスタ
Q3，Q4を介して供給されバイアス電流をそれぞ
れ第１、第２のダーリントン接続トランジスタ
Q2，Q8，Q1，Q7の出力エミツタ及び出力コレク
タに供給する第１及び第２のカレントミラー
CM1，CM2とを含んで構成される。なお同図で
VB1は基準電源、V+は正電源端子、V-は負電源
端子である。
すなわち、本実施例の回路が第２図に示した従
来例の回路と異なる点は、第２図におけるGMア
ンプ用のトランジスタQ1′，Q2′と基準電流発生用
トランジスタQ5′をダーリントン接続トランジス
タとしたことにある。
来例の回路と異なる点は、第２図におけるGMア
ンプ用のトランジスタQ1′，Q2′と基準電流発生用
トランジスタQ5′をダーリントン接続トランジス
タとしたことにある。
周知のように、ダーリントン接続トランジスタ
においては、例えば第３図に示すように、２個の
トランジスタから構成されている場合は、２個の
トランジスタのαが共に同じα0であるとすると、
全体のαTは αT＝１−（１−α0）2 ……(4) で与えられる。今、α0＝0.99（hfe＝100）とすると
αT＝0.9999となり、(1)式からも分るように交流特
性のαによる誤差は0.01％となる。従つて、本実
施例による直流バイアス、交流特性のαによる誤
差は最悪でも0.01％程度と極めて小さくできる。
においては、例えば第３図に示すように、２個の
トランジスタから構成されている場合は、２個の
トランジスタのαが共に同じα0であるとすると、
全体のαTは αT＝１−（１−α0）2 ……(4) で与えられる。今、α0＝0.99（hfe＝100）とすると
αT＝0.9999となり、(1)式からも分るように交流特
性のαによる誤差は0.01％となる。従つて、本実
施例による直流バイアス、交流特性のαによる誤
差は最悪でも0.01％程度と極めて小さくできる。
しかし、本実施例によると、このGMアンプは
第１、第２のダーリントン接続トランジスタQ2，
Q8，Q1，Q7の入力側トランジスタQ8，Q7のエミ
ツタ電流は出力側トランジスタQ2，Q1のベース
電流に等しいので、トランジスタQ8，Q7の動作
電流が非常に小さくなり、その結果としてGMア
ンプの高周波特性を損なう恐れがある。
第１、第２のダーリントン接続トランジスタQ2，
Q8，Q1，Q7の入力側トランジスタQ8，Q7のエミ
ツタ電流は出力側トランジスタQ2，Q1のベース
電流に等しいので、トランジスタQ8，Q7の動作
電流が非常に小さくなり、その結果としてGMア
ンプの高周波特性を損なう恐れがある。
第４図は本第２の発明の第１の実施例を示す回
路図である。
路図である。
本実施例の回路は、第３図の本第１の発明の一
実施例の回路に、アイドリング基準電流Ibで駆動
される第３のカレントミラーCM3を設け、その
定電流出力端子１２，１３，１４をそれぞれトラ
ンジスタQ7，Q8，Q6のエミツタに接続し、トラ
ンジスタQ7，Q8，Q6にアイドリング電流を供給
できるように構成される。
実施例の回路に、アイドリング基準電流Ibで駆動
される第３のカレントミラーCM3を設け、その
定電流出力端子１２，１３，１４をそれぞれトラ
ンジスタQ7，Q8，Q6のエミツタに接続し、トラ
ンジスタQ7，Q8，Q6にアイドリング電流を供給
できるように構成される。
従つて本実施例によると、トランジスタQ7，
Q8には別回路でアイドリング電流が供給される
のでその高周波動作を改善できる。更にトランジ
スタQ6にも同様にしてアイドリング電流が供給
されるので、GMアンプのバランスが十分に保た
れる。
Q8には別回路でアイドリング電流が供給される
のでその高周波動作を改善できる。更にトランジ
スタQ6にも同様にしてアイドリング電流が供給
されるので、GMアンプのバランスが十分に保た
れる。
第５図は本第２発明の第２の実施例の回路図で
ある。
ある。
本実施例の回路は、第４図に示した第１の実施
例における第３のカレントミラーCM3の代りに、
第３図に示した本第１の発明の一実施例における
第１のカレントミラーCM1のカレントミラー出
力を拡張して出力端子１２′，１３′，１４′を設
け、トランジスタQ6，Q7，Q8のアイドリング電
流を供給するようにしたものである。従つて、第
１の実施例と同様に、高周波特性の改善とGMア
ンプのバランスを保つことができる。
例における第３のカレントミラーCM3の代りに、
第３図に示した本第１の発明の一実施例における
第１のカレントミラーCM1のカレントミラー出
力を拡張して出力端子１２′，１３′，１４′を設
け、トランジスタQ6，Q7，Q8のアイドリング電
流を供給するようにしたものである。従つて、第
１の実施例と同様に、高周波特性の改善とGMア
ンプのバランスを保つことができる。
ところで、上記第１の実施例においては、第３
のカレントミラーCM3もカレントミラーの伝達
比の精度が要求されることから回路規模が若干大
きくなる恐れがあり、又、第２の実施例において
は、トランジスタQ5のエミツタ、第４のカレン
トミラーCM4の端子５、端子１３トランジスタ
Q5のベースに到る負帰還ループL1ができるので、
そのループ利得を１以下になるよう設計する必要
がある。
のカレントミラーCM3もカレントミラーの伝達
比の精度が要求されることから回路規模が若干大
きくなる恐れがあり、又、第２の実施例において
は、トランジスタQ5のエミツタ、第４のカレン
トミラーCM4の端子５、端子１３トランジスタ
Q5のベースに到る負帰還ループL1ができるので、
そのループ利得を１以下になるよう設計する必要
がある。
第６図は本第２の発明の第３の実施例を示す回
路図である。
路図である。
本実施例の回路は、第３図に示した本第１発明
の一実施例の回路において、第１、第２、第３の
ダーリントン接続トランジスタの入力側トランジ
スタQ8，Q7，Q6のアイドリング電流供給手段と
して、その出力側トランジスタQ2，Q1，Q5のベ
ース−エミツタ間に抵抗RPをそれぞれ挿入した
ことから構成される。
の一実施例の回路において、第１、第２、第３の
ダーリントン接続トランジスタの入力側トランジ
スタQ8，Q7，Q6のアイドリング電流供給手段と
して、その出力側トランジスタQ2，Q1，Q5のベ
ース−エミツタ間に抵抗RPをそれぞれ挿入した
ことから構成される。
この場合、アイドリング電流Iidは、トランジス
タQ1，Q2，Q5のベース−エミツタ間電圧VBE（シ
リコントランジスタで約0.7ボルト。）とすると、 Iid＝VBE／RP ……(5) で与えられる。
タQ1，Q2，Q5のベース−エミツタ間電圧VBE（シ
リコントランジスタで約0.7ボルト。）とすると、 Iid＝VBE／RP ……(5) で与えられる。
従つて、抵抗RPの値を所望の高周波数特性が
得られるように選ぶことにより、高周波特性の改
善が図れると共にGMアンプのバランスが保持さ
れる。
得られるように選ぶことにより、高周波特性の改
善が図れると共にGMアンプのバランスが保持さ
れる。
更に、第１、第２、第３のダーリントン接続ト
ランジスタの形状を同一にし、抵抗RPの値を同
一に選べば、直流、交流共に誤差の無いバランス
の取れた、高周波数特性の良好な、GMアンプが
得られる。又、温度変動に関しても追随良くバラ
ンスすることは言うまでもない。その上、閉ルー
プがないので発振の恐れもなく、素子数も少くて
良い。
ランジスタの形状を同一にし、抵抗RPの値を同
一に選べば、直流、交流共に誤差の無いバランス
の取れた、高周波数特性の良好な、GMアンプが
得られる。又、温度変動に関しても追随良くバラ
ンスすることは言うまでもない。その上、閉ルー
プがないので発振の恐れもなく、素子数も少くて
良い。
なお、本実施例において抵抗RPを適当なダイ
オードで置き換えても同様の効果を得ることがで
きる。
オードで置き換えても同様の効果を得ることがで
きる。
又、以上の実施例においては、ダーリントン接
続トランジスタをトランジスタ２個で構成した場
合を説明したが、このトランジスタの数は必要と
する精度に応じて増しても良い。
続トランジスタをトランジスタ２個で構成した場
合を説明したが、このトランジスタの数は必要と
する精度に応じて増しても良い。
更に、以上の説明した回路構成において、トラ
ンジスタの導電型を逆にしても本発明が適用され
ることは言うまでもない。
ンジスタの導電型を逆にしても本発明が適用され
ることは言うまでもない。
以上、詳細に説明したとおり、本発明の電圧電
流変換増幅器は、電圧電流変換トランジスタ並び
にカレントミラーの基準電流発生回路のトランジ
スタとしてダーリントン接続トランジスタを有し
ているので直流バイアス、交流特性のαによる誤
差が極めて小さいという効果を有している。更に
ダーリントン接続トランジスタの入力側トランジ
スタのアイドリング電流供給手段を付加すること
により、良好な高周波特性も得られるという効果
を有している。
流変換増幅器は、電圧電流変換トランジスタ並び
にカレントミラーの基準電流発生回路のトランジ
スタとしてダーリントン接続トランジスタを有し
ているので直流バイアス、交流特性のαによる誤
差が極めて小さいという効果を有している。更に
ダーリントン接続トランジスタの入力側トランジ
スタのアイドリング電流供給手段を付加すること
により、良好な高周波特性も得られるという効果
を有している。
第１図、第２図はそれぞれ従来の電圧電流増幅
器の一例を示す回路図、第３図は本第１の発明の
一実施例の回路図、第４図、第５図、第６図はそ
れぞれ本第２発明の第１、第２、第３の実施例の
回路図である。 １〜４……定電流源、５，５′，６，６′，７，
７′，８，８′，９，９′，１０，１０′，１１，１
２，１２′，１３，１３′，１４，１４′……カレ
ミラーの出力端子、Q1，Q1′，Q2，Q2′……PNP
トランジスタ、Q3，Q3′，Q4，Q4′……NPNトラ
ンジスタ、Q5，Q5′，Q6，Q7，Q8……PNPトラ
ンジスタ、CM1，CM1′，CM2，CM2′，CM3……
カレントミラー、RE，RI，R′I，RP……抵抗、
VB1，V′B1……基準電源、V+……正電源端子、
V-……負電源端子、Iref，Ib……基準電流、IN1，
IN2……電圧入力端子、OUT1，OUT2……電流
出力端子、L1……負帰還ループ。
器の一例を示す回路図、第３図は本第１の発明の
一実施例の回路図、第４図、第５図、第６図はそ
れぞれ本第２発明の第１、第２、第３の実施例の
回路図である。 １〜４……定電流源、５，５′，６，６′，７，
７′，８，８′，９，９′，１０，１０′，１１，１
２，１２′，１３，１３′，１４，１４′……カレ
ミラーの出力端子、Q1，Q1′，Q2，Q2′……PNP
トランジスタ、Q3，Q3′，Q4，Q4′……NPNトラ
ンジスタ、Q5，Q5′，Q6，Q7，Q8……PNPトラ
ンジスタ、CM1，CM1′，CM2，CM2′，CM3……
カレントミラー、RE，RI，R′I，RP……抵抗、
VB1，V′B1……基準電源、V+……正電源端子、
V-……負電源端子、Iref，Ib……基準電流、IN1，
IN2……電圧入力端子、OUT1，OUT2……電流
出力端子、L1……負帰還ループ。
Claims (1)
- 【特許請求の範囲】 １ ベースが第１入力端子に出力コレクタが第１
出力端子に接続された第１のダーリントン接続ト
ランジスタと、ベースが第２入力端子に出力コレ
クタが第２出力端子に接続された第２のダーリン
トン接続トランジスタと、前記第１、第２のダー
リントン接続トランジスタの出力エミツタ間に接
続された抵抗と、基準電流が前記第１、第２のダ
ーリントン接続トランジスタと同導電型の第３の
ダーリントン接続トランジスタと逆導型の第４の
ダーリントン接続トランジスタを介して供給され
バイアス電流をそれぞれ前記第１、第２のダーリ
ントン接続トランジスタの出力エミツタ及び出力
コレクタに供給する第１及び第２のカレントミラ
ーとを含むことを特徴とする電圧電流変換増幅
器。 ２ ベースが第１入力端子に出力コレクタが第１
出力端子に接続された第１のダーリントン接続ト
ランジスタと、ベースが第２入力端子に出力コレ
クタが第２出力端子に接続された第２のダーリン
トン接続トランジスタと、前記第１、第２のダー
リントン接続トランジスタの出力エミツタ間に接
続された抵抗と、基準電流が前記第１、第２のダ
ーリントン接続トランジスタと同導電型の第３の
ダーリントン接続トランジスタと逆導型の第４の
ダーリントン接続トランジスタを介して供給され
バイアス電流をそれぞれ前記第１、第２のダーリ
ントン接続トランジスタの出力エミツタ及び出力
コレクタに供給する第１及び第２のカレントミラ
ーと、前記第１、第２、第３のダーリントン接続
トランジスタの入力側トランジスタにアイドリン
グ電流を供給するアイドリング電流供給手段とを
含むことを特徴とする電圧電流変換増幅器。 ３ 第１、第２、第３のダーリントン接続トラン
ジスタの入力側トランジスタにアイドリング電流
を、第３のカレントミラー又は前記第１のカレン
トミラーに設けられたアイドリング電流出力端子
により供給するアイドリング電流供給手段を有す
る特許請求の範囲、第２項記載の電圧電流変換増
幅器。 ４ 第１、第２、第３のダーリントン接続トラン
ジスタの出力側トランジスタのベース−エミツタ
間に挿入された抵抗又はダイオードよりなる前記
アイドリング電流供給手段を有する特許請求の範
囲第２項記載の電圧電流変換増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58156086A JPS6047506A (ja) | 1983-08-26 | 1983-08-26 | 電圧電流変換増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58156086A JPS6047506A (ja) | 1983-08-26 | 1983-08-26 | 電圧電流変換増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6047506A JPS6047506A (ja) | 1985-03-14 |
| JPH0151208B2 true JPH0151208B2 (ja) | 1989-11-02 |
Family
ID=15619990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58156086A Granted JPS6047506A (ja) | 1983-08-26 | 1983-08-26 | 電圧電流変換増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047506A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515384Y2 (ja) * | 1974-04-17 | 1980-04-09 |
-
1983
- 1983-08-26 JP JP58156086A patent/JPS6047506A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6047506A (ja) | 1985-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6014512A (ja) | 低電圧ｉｃ電流源 | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH0322723B2 (ja) | ||
| JPH0452645B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPH0136346B2 (ja) | ||
| JPS6148168B2 (ja) | ||
| US4292583A (en) | Voltage and temperature stabilized constant current source circuit | |
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| US4928073A (en) | DC amplifier | |
| JPS6154286B2 (ja) | ||
| JPH0151208B2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPH0349463Y2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0326435B2 (ja) | ||
| JP3103104B2 (ja) | バッファ回路 | |
| JPS6333726B2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPS5818334Y2 (ja) | 増幅回路 | |
| JPS645369Y2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 |