JPH0151233B2 - - Google Patents
Info
- Publication number
- JPH0151233B2 JPH0151233B2 JP57155582A JP15558282A JPH0151233B2 JP H0151233 B2 JPH0151233 B2 JP H0151233B2 JP 57155582 A JP57155582 A JP 57155582A JP 15558282 A JP15558282 A JP 15558282A JP H0151233 B2 JPH0151233 B2 JP H0151233B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- input terminal
- image data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＤ／Ａ変換装置に係り、特にデイジタ
ル画像データをデイジタル−アナログ変換してア
ナログ映像信号を出力するＤ／Ａ変換装置に関す
る。
ル画像データをデイジタル−アナログ変換してア
ナログ映像信号を出力するＤ／Ａ変換装置に関す
る。
従来技術
デイジタル画像データをデイジタル−アナログ
変換してアナログ映像信号を得る従来のＤ／Ａ変
換装置は、まずデイジタル画像データをＤ／Ａ変
換器によるアナログ映像信号に変換してこれを加
算器に供給し、ここで複合同期信号と所定の比率
で加算合成することにより複合映像信号を得る構
成であつた。
変換してアナログ映像信号を得る従来のＤ／Ａ変
換装置は、まずデイジタル画像データをＤ／Ａ変
換器によるアナログ映像信号に変換してこれを加
算器に供給し、ここで複合同期信号と所定の比率
で加算合成することにより複合映像信号を得る構
成であつた。
発明が解決しようとする問題点
しかるに、上記の従来のＤ／Ａ変換装置は、
Ｄ／Ａ変換器の出力側に加算器が必要であつたた
め、比較的高価であり、またＤ／Ａ変換器のゲイ
ンが変化すると、複合同期信号との混合比が変化
してしまい、そのためその都度調整が必要で調整
が面倒であつた。
Ｄ／Ａ変換器の出力側に加算器が必要であつたた
め、比較的高価であり、またＤ／Ａ変換器のゲイ
ンが変化すると、複合同期信号との混合比が変化
してしまい、そのためその都度調整が必要で調整
が面倒であつた。
そこで、本発明は画像データ及び複合同期信号
を一度にＤ／Ａ変換することにより、簡単な回路
構成により常に一定比率で映像信号に複合同期信
号が加算された複合映像信号を出力し得るＤ／Ａ
変換装置を提供することを目的とする。
を一度にＤ／Ａ変換することにより、簡単な回路
構成により常に一定比率で映像信号に複合同期信
号が加算された複合映像信号を出力し得るＤ／Ａ
変換装置を提供することを目的とする。
問題点を解決するための手段
本発明は、複数のデータ入力端子のうち一のデ
ータ入力端子に複合同期信号又はバーストフラグ
パルスが印加されると共に残りのデータ入力端子
にデイジタル画像データが並列に印加され、か
つ、クロツク入力端子に画像データの標本化周波
数に関連した繰り返し周波数のパルスが印加され
るラツチドライバと、このラツチドライバの複数
のデータ出力端子に夫々接続されたはしご形抵抗
回路網とよりなり、該はしご形抵抗回路網を構成
する抵抗のうち該一のデータ入力端子に印加され
る信号が出力される一のデータ出力端子に接続さ
れた抵抗を他のデータ出力端子に接続された各抵
抗と異なる値に選定して上記はしご形抵抗回路網
よりデイジタル−アナログ変換された映像信号を
出力するようにしたものであり、以下その一実施
例について第１図乃至第３図と共に説明する。
ータ入力端子に複合同期信号又はバーストフラグ
パルスが印加されると共に残りのデータ入力端子
にデイジタル画像データが並列に印加され、か
つ、クロツク入力端子に画像データの標本化周波
数に関連した繰り返し周波数のパルスが印加され
るラツチドライバと、このラツチドライバの複数
のデータ出力端子に夫々接続されたはしご形抵抗
回路網とよりなり、該はしご形抵抗回路網を構成
する抵抗のうち該一のデータ入力端子に印加され
る信号が出力される一のデータ出力端子に接続さ
れた抵抗を他のデータ出力端子に接続された各抵
抗と異なる値に選定して上記はしご形抵抗回路網
よりデイジタル−アナログ変換された映像信号を
出力するようにしたものであり、以下その一実施
例について第１図乃至第３図と共に説明する。
実施例
第１図は本発明になるＤ／Ａ変換装置の一実施
例の回路図を示す。同図中、１はラツチドライバ
で、８つのデータ入力端子が入力端子２1〜２8に
夫々接続され、８つのデータ出力端子が抵抗値
R1の１個の抵抗と抵抗値R2の７個の抵抗と抵抗
値R3の８個の抵抗とよりなるはしご形抵抗回路
網に接続されており、更にそのクロツク入力端子
が入力端子３に接続されている。ラツチドライバ
１としては例えばLS372が使用されれる。また上
記はしご形抵抗回路網を構成する抵抗のうち、入
力端子２1に入来した信号が出力されるラツチド
ライバ１の第１のデータ（MSBのデータ）出力
端子と出力端子４との間に接続される抵抗の値は
R1（例えば1.8KΩ程度）とされており、他の７つ
のデータ出力端子に一端が接続される７つの抵抗
の値はR2（例えば750Ω程度）に選定されており、
更に抵抗R2の各抵抗の他端間に接続される６個
の抵抗と、一端が抵抗値R2の抵抗に接続され他
端が接地又は抵抗値R1の抵抗の他端に接続され
る計２個の抵抗とは夫々抵抗値がR3（例えば1.5K
Ω程度）に選定さている。
例の回路図を示す。同図中、１はラツチドライバ
で、８つのデータ入力端子が入力端子２1〜２8に
夫々接続され、８つのデータ出力端子が抵抗値
R1の１個の抵抗と抵抗値R2の７個の抵抗と抵抗
値R3の８個の抵抗とよりなるはしご形抵抗回路
網に接続されており、更にそのクロツク入力端子
が入力端子３に接続されている。ラツチドライバ
１としては例えばLS372が使用されれる。また上
記はしご形抵抗回路網を構成する抵抗のうち、入
力端子２1に入来した信号が出力されるラツチド
ライバ１の第１のデータ（MSBのデータ）出力
端子と出力端子４との間に接続される抵抗の値は
R1（例えば1.8KΩ程度）とされており、他の７つ
のデータ出力端子に一端が接続される７つの抵抗
の値はR2（例えば750Ω程度）に選定されており、
更に抵抗R2の各抵抗の他端間に接続される６個
の抵抗と、一端が抵抗値R2の抵抗に接続され他
端が接地又は抵抗値R1の抵抗の他端に接続され
る計２個の抵抗とは夫々抵抗値がR3（例えば1.5K
Ω程度）に選定さている。
上記の構成になるＤ／Ａ変換装置において、入
力端子２1より負極性の複合同期信号がラツチド
ライバ１の８つのデータ入力端子のうちMSBと
なる第１のデータ入力端子に供給される。また入
力端子２2〜２8より例えば量子化数８ビツト（又
は７ビツト）で標本化周波数9MHzのデイジタル
輝度信号の画像データの上位７ビツトが並列にラ
ツチドライバ１の７つのデータ入力端子に供給さ
れる。ここで、画像データMSBは入力端子２2に
供給され、同様にして画像データの第２ビツト〜
第７ビツトは入力端子２3〜２8に供給される。更
にラツチドライバ１のクロツク入力端子には例え
ば標本化周波数9MHzと同一の繰り返し周波数の
パルス列が入力端子３を介してクロツク信号とし
て印加されれる。
力端子２1より負極性の複合同期信号がラツチド
ライバ１の８つのデータ入力端子のうちMSBと
なる第１のデータ入力端子に供給される。また入
力端子２2〜２8より例えば量子化数８ビツト（又
は７ビツト）で標本化周波数9MHzのデイジタル
輝度信号の画像データの上位７ビツトが並列にラ
ツチドライバ１の７つのデータ入力端子に供給さ
れる。ここで、画像データMSBは入力端子２2に
供給され、同様にして画像データの第２ビツト〜
第７ビツトは入力端子２3〜２8に供給される。更
にラツチドライバ１のクロツク入力端子には例え
ば標本化周波数9MHzと同一の繰り返し周波数の
パルス列が入力端子３を介してクロツク信号とし
て印加されれる。
これにより、ラツチドライバ１は上記のクロツ
ク信号が入来する毎に上記入力端子２1〜２8より
のデータをラツチし、それを各データ出力端子よ
り前記はしご形抵抗回路網へ出力する。ここで、
入力端子２1〜２8の各入力データはラツチドライ
バ１の第１〜第８ビツトのデータ出力端子へ出力
される。従つて、入力端子２2に入来した画像デ
ータのMSBはラツチドライバ１の第２ビツトの
データ出力端子へ出力され、同様に画像データの
第２ビツト〜第７ビツトはラツチドライバ１の第
３ビツト〜第８ビツトのデータ出力端子へ各別に
出力される。ラツチドライバ１のこれらの出力デ
ータは、前記はしご形抵抗回路網によりデイジタ
ル−アナログ変換された後出力端子４へ出力され
る。
ク信号が入来する毎に上記入力端子２1〜２8より
のデータをラツチし、それを各データ出力端子よ
り前記はしご形抵抗回路網へ出力する。ここで、
入力端子２1〜２8の各入力データはラツチドライ
バ１の第１〜第８ビツトのデータ出力端子へ出力
される。従つて、入力端子２2に入来した画像デ
ータのMSBはラツチドライバ１の第２ビツトの
データ出力端子へ出力され、同様に画像データの
第２ビツト〜第７ビツトはラツチドライバ１の第
３ビツト〜第８ビツトのデータ出力端子へ各別に
出力される。ラツチドライバ１のこれらの出力デ
ータは、前記はしご形抵抗回路網によりデイジタ
ル−アナログ変換された後出力端子４へ出力され
る。
ここで、入力端子２2〜２8には複合同期信号の
映像期間に相当する期間、画像データが入来し、
かつ、この期間中は入力端子２1の入力信号は高
レベルとなるため、このときは７ビツトの並列入
力画像データに応じたレベルのアナログ信号が映
像信号として出力端子４へ出力される。またこの
ときは、７ビツトの並列入力画像データがすべて
論理「０」のときは黒レベルの映像信号が出力さ
れ、上記画像データがすべて論理「１」のときは
白ピークレベルの映像信号が出力される。
映像期間に相当する期間、画像データが入来し、
かつ、この期間中は入力端子２1の入力信号は高
レベルとなるため、このときは７ビツトの並列入
力画像データに応じたレベルのアナログ信号が映
像信号として出力端子４へ出力される。またこの
ときは、７ビツトの並列入力画像データがすべて
論理「０」のときは黒レベルの映像信号が出力さ
れ、上記画像データがすべて論理「１」のときは
白ピークレベルの映像信号が出力される。
他方、入力端子２1に負極性の複合同期信号が
入来する期間中は、入力画像データはすべて論理
「０」であり、このとき最も低レベルの信号が複
合同期信号として出力端子４へ出力される。従つ
て、本実施例において出力端子４から取り出され
るアナログ複合同期信号波形の一例は第２図に示
す如くになる。なお、第２図中、a1，a2は夫々水
平同期信号を示す。
入来する期間中は、入力画像データはすべて論理
「０」であり、このとき最も低レベルの信号が複
合同期信号として出力端子４へ出力される。従つ
て、本実施例において出力端子４から取り出され
るアナログ複合同期信号波形の一例は第２図に示
す如くになる。なお、第２図中、a1，a2は夫々水
平同期信号を示す。
本実施例によれば、入力端子２1に入来する複
合同期信号と入力端子２2〜２8に入来する並列画
像データとは非同期であつても差し支えない。な
ぜなら、クロツク信号の繰り返し周波数は9MHz
であり、出力端子４の後段に設けられる遮断周波
数4MHz程度の低域フイルタを通すので、4.5MHz
以下の周波数の入力デイジタル信号をデイジタル
−アナログ変換でき、前記複合同期信号は4MHz
よりもはるかに低い周波数であるからである。従
つて、入力端子２1に複合同期信号そのものを直
接供給しても差し支えない。また、複合同期信号
と画像データとを夫々同時にデイジタル−アナロ
グ変換しているので、ラツチドライバ１のゲイン
が変化して両信号のレベルが変化しても、その変
化率は一定で両信号間の相対的なレベル比率は常
に一定となる。
合同期信号と入力端子２2〜２8に入来する並列画
像データとは非同期であつても差し支えない。な
ぜなら、クロツク信号の繰り返し周波数は9MHz
であり、出力端子４の後段に設けられる遮断周波
数4MHz程度の低域フイルタを通すので、4.5MHz
以下の周波数の入力デイジタル信号をデイジタル
−アナログ変換でき、前記複合同期信号は4MHz
よりもはるかに低い周波数であるからである。従
つて、入力端子２1に複合同期信号そのものを直
接供給しても差し支えない。また、複合同期信号
と画像データとを夫々同時にデイジタル−アナロ
グ変換しているので、ラツチドライバ１のゲイン
が変化して両信号のレベルが変化しても、その変
化率は一定で両信号間の相対的なレベル比率は常
に一定となる。
なお、ラツチドライバ１のデータ入力端子に８
ビツトの画像データのうちLSBを除く７ビツト
を並列に印加する場合は、８ビツトの画像データ
をそのままＤ／Ａ変換する場合に比し分解能は若
干落ちるが、その影響は実用上殆ど問題とならな
い。また、クロツク信号の繰り返し周波数は、出
力端子４よりのアナログ信号が供給される低域フ
イルタの遮断周波数の２倍以上の周波数であれば
よい。
ビツトの画像データのうちLSBを除く７ビツト
を並列に印加する場合は、８ビツトの画像データ
をそのままＤ／Ａ変換する場合に比し分解能は若
干落ちるが、その影響は実用上殆ど問題とならな
い。また、クロツク信号の繰り返し周波数は、出
力端子４よりのアナログ信号が供給される低域フ
イルタの遮断周波数の２倍以上の周波数であれば
よい。
次に、デイジタル色差信号をＤ／Ａ変換する場
合について説明する。この場合は、バーストフラ
グパルスが入力端子２1に供給され、標本化周波
数が例えば2.25MHz、量子化数８ビツトのデイジ
タル色差信号（Ｂ−Ｙ）の上位７ビツトの並列デ
ータが入力端子２2〜２8に並列に供給される。ま
た入力端子３には例えば入力デイジタル色差信号
の標本化周波数2.25MHzと同一繰り返し周波数の
パルス列がクロツク信号として供給される。これ
により、前記の場合と同様にして、はしご形抵抗
回路網より出力端子４へ第３図に示す如き波形の
アナログ色差信号が出力される。なお、第３図
中、b1，b2はバーストフラグパルスに位相同期し
た信号で、後段の平衡調器で平衡変調されたとき
にカラーバースト信号となる。また第３図中のセ
ンターレベルは無色であり、色相に応じて振幅が
変化した波形となる。
合について説明する。この場合は、バーストフラ
グパルスが入力端子２1に供給され、標本化周波
数が例えば2.25MHz、量子化数８ビツトのデイジ
タル色差信号（Ｂ−Ｙ）の上位７ビツトの並列デ
ータが入力端子２2〜２8に並列に供給される。ま
た入力端子３には例えば入力デイジタル色差信号
の標本化周波数2.25MHzと同一繰り返し周波数の
パルス列がクロツク信号として供給される。これ
により、前記の場合と同様にして、はしご形抵抗
回路網より出力端子４へ第３図に示す如き波形の
アナログ色差信号が出力される。なお、第３図
中、b1，b2はバーストフラグパルスに位相同期し
た信号で、後段の平衡調器で平衡変調されたとき
にカラーバースト信号となる。また第３図中のセ
ンターレベルは無色であり、色相に応じて振幅が
変化した波形となる。
なお、NTSC方式搬送色信号を得る場合、カラ
ーバースト信号は色差信号（Ｂ−Ｙ）の色副搬送
波と逆位相であるため、上記の如く色差信号（Ｂ
−Ｙ）に対して逆極性でバーストフラグパルスを
加算して一つの平衡変調器（図示せず）に供給す
ることにより、カラーバースト信号と色差信号
（Ｂ−Ｙ）で平衡変調された第１の被変調波とを
時系列的に得ることができるが、色差信号（Ｒ−
Ｙ）の色副搬送波とカラーバースト信号の位相と
は90゜異なるので、この場合はバーストフラグパ
ルスは入力端子２1には供給されず、デイジタル
色差信号（Ｒ−Ｙ）の画像データのみが入力端子
２2〜２8に供給される。
ーバースト信号は色差信号（Ｂ−Ｙ）の色副搬送
波と逆位相であるため、上記の如く色差信号（Ｂ
−Ｙ）に対して逆極性でバーストフラグパルスを
加算して一つの平衡変調器（図示せず）に供給す
ることにより、カラーバースト信号と色差信号
（Ｂ−Ｙ）で平衡変調された第１の被変調波とを
時系列的に得ることができるが、色差信号（Ｒ−
Ｙ）の色副搬送波とカラーバースト信号の位相と
は90゜異なるので、この場合はバーストフラグパ
ルスは入力端子２1には供給されず、デイジタル
色差信号（Ｒ−Ｙ）の画像データのみが入力端子
２2〜２8に供給される。
第１図に示すＤ／Ａ変換装置は、２種のデイジ
タル色差信号夫々に各１個必要であり、それらの
Ｄ／Ａ変換出力色差信号が夫々直角二相変調され
た後搬送色信号が得られる。
タル色差信号夫々に各１個必要であり、それらの
Ｄ／Ａ変換出力色差信号が夫々直角二相変調され
た後搬送色信号が得られる。
効 果
上述の如く、本発明によれば、ラツチドライバ
より複合同期信号又はバーストフラグパルスと画
像データとを夫々並列に出力してはしご形抵抗回
路網でＤ／Ａ変換するようにしているので、ラツ
チドライバのゲインが変化しても複合同期信号又
はバーストフラグパルスと画像データとの相対的
なレベル比率関係は常に一定に保つことができ、
また回路構成が簡単であり、更に複合同期信号又
はバーストフラグパルスと画像データとは夫々非
同期であるので設計が容易である等の特長も有す
るものである。
より複合同期信号又はバーストフラグパルスと画
像データとを夫々並列に出力してはしご形抵抗回
路網でＤ／Ａ変換するようにしているので、ラツ
チドライバのゲインが変化しても複合同期信号又
はバーストフラグパルスと画像データとの相対的
なレベル比率関係は常に一定に保つことができ、
また回路構成が簡単であり、更に複合同期信号又
はバーストフラグパルスと画像データとは夫々非
同期であるので設計が容易である等の特長も有す
るものである。
第１図は本発明装置の一実施例を示す回路図、
第２図及び第３図は夫々第１図図示装置の出力ア
ナログ信号波形の各例を示す図である。 １……ラツチドライバ、２1……複合同期信号
又はバーストフラグパルス入力端子、２2〜２8…
…画像データ入力端子、３……クロツク信号入力
端子、４……アナログ信号出力端子、R1，R2，
R3……はしご形抵抗回路網を構成する各抵抗の
値。
第２図及び第３図は夫々第１図図示装置の出力ア
ナログ信号波形の各例を示す図である。 １……ラツチドライバ、２1……複合同期信号
又はバーストフラグパルス入力端子、２2〜２8…
…画像データ入力端子、３……クロツク信号入力
端子、４……アナログ信号出力端子、R1，R2，
R3……はしご形抵抗回路網を構成する各抵抗の
値。
Claims (1)
- １ 複数のデータ入力端子のうち一のデータ入力
端子に複合同期信号又はバーストフラグパルスが
印加されると共に残りのデータ入力端子にデイジ
タル画像データが並列に上記複合同期信号又はバ
ーストフラグパルスと非同期で印加され、かつ、
クロツク入力端子に該画像データの標本化周波数
以上の繰り返し周波数のパルスが印加されるラツ
チドライバと、該ラツチドライバの複数のデータ
出力端子に夫々接続されたはしご形抵抗回路網と
よりなり、該はしご形抵抗回路網を構成する抵抗
のうち該一のデータ入力端子に印加される信号が
出力される一のデータ出力端子に接続された抵抗
を、他のデータ出力端子に接続された各抵抗の値
と異なる値に選定して該はしご形抵抗回路網より
デイジタル−アナログ変換された映像信号を出力
することを特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155582A JPS5944183A (ja) | 1982-09-07 | 1982-09-07 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155582A JPS5944183A (ja) | 1982-09-07 | 1982-09-07 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944183A JPS5944183A (ja) | 1984-03-12 |
| JPH0151233B2 true JPH0151233B2 (ja) | 1989-11-02 |
Family
ID=15609188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155582A Granted JPS5944183A (ja) | 1982-09-07 | 1982-09-07 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944183A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160539U (ja) * | 1984-09-26 | 1986-04-23 | ||
| JP4367420B2 (ja) | 2005-07-22 | 2009-11-18 | オンキヨー株式会社 | スイッチング電源回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183723A (ja) * | 1975-01-21 | 1976-07-22 | Japan Broadcasting Corp | Fugokaterebijonshingodensohoshiki |
-
1982
- 1982-09-07 JP JP57155582A patent/JPS5944183A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5944183A (ja) | 1984-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352123A (en) | Color-television receiver having integrated circuit for the luminance signal and the chrominance signals | |
| JP2696901B2 (ja) | サンプリング周波数変換回路 | |
| EP0184398B1 (en) | Analog-to-digital conversion | |
| JPS59105791A (ja) | デイジタルテレビジヨン受像機 | |
| GB2171272A (en) | Contour detecting filter | |
| GB2141307A (en) | Signal processing apparatus | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| JPS60247379A (ja) | 映像信号ａ／ｄ変換回路 | |
| GB2148061A (en) | Signal generators using digital memories | |
| JPH063879B2 (ja) | 非デイザ化装置 | |
| KR910002610B1 (ko) | 디지탈 텔레비젼 신호 처리 시스템 | |
| EP0098723B1 (en) | Automatic color control for a digital television receiver | |
| KR890001812B1 (ko) | 칼라 텔레비젼 수상기용 복조기 및 필터장치 | |
| EP0118189B1 (en) | Digital pal colour television signal demodulators | |
| US4402005A (en) | Clock generator for a digital color television signal receiver | |
| JPH0151233B2 (ja) | ||
| US4527188A (en) | Apparatus for demodulating sampled data chroma signals | |
| JP2584771B2 (ja) | 輝度信号発生装置 | |
| JPS6310636B2 (ja) | ||
| US4652938A (en) | Digital processing circuit for video signal | |
| JPH0570990B2 (ja) | ||
| JP3021140B2 (ja) | 色信号処理装置 | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JPS6387894A (ja) | Ｒｇｂ処理回路 | |
| JPS6237874B2 (ja) |