JPH0154735B2 - - Google Patents
Info
- Publication number
- JPH0154735B2 JPH0154735B2 JP55020548A JP2054880A JPH0154735B2 JP H0154735 B2 JPH0154735 B2 JP H0154735B2 JP 55020548 A JP55020548 A JP 55020548A JP 2054880 A JP2054880 A JP 2054880A JP H0154735 B2 JPH0154735 B2 JP H0154735B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- register
- bit
- control
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
近年、コンピユータ、特にマイクロコンピユー
タの周辺制御チツプ（以下、周辺チツプと記す。）
の大規模化が、著しく行われている。第１図はそ
の一例で、１チツプに、並列入出力ポートが４
個、直列入出力ポートが１個、カウンターが２
個、内部機能ブロツクとして納められている。ま
た、コンピユータ側とは、データバス、アドレス
バス及び、リード／ライト信号、同期信号、割込
み要求信号等の制御信号とで結合されている。
（本願発明において、機能ブロツクもしくは内部
機能ブロツクという言葉は、周辺制行を行うため
に周辺制御チツプに納められ、その動作がデータ
バス、アドレスバス、制御信号により制御プロセ
ツサから制御される１つの機能を果す装置を示し
ている。） 一般に周辺チツプ内には、前記ポート内部の各
機能ブロツクの状態を外部から観測したり、ある
いは、内部の各機能ブロツクを外部から制御する
ために、ステイタス／コントロールレジスタが設
けられている。そして、これらのレジスタは、固
有のアドレスが割付けられており、外部から与え
られるアドレス信号、及びリード／ライト信号等
により、レジスタの内容が、データバスに読み出
されたり、あるいはデータバスの内容がレジスタ
に書き込まれたりする。第１図に示した周辺チツ
プでは、第２図に示すように、並列Ａレジスタ
１、並列Ｂレジスタ２、並列Ｃレジスタ３、並列
Ｄレジスタ４、直列レジスタ５、カウンタＡレジ
スタ６、カウンタＢレジスタ７、という計７個の
８ビツト構成のステイタス／コントロールレジス
タを有している。通常、これらステイタス／コン
トロールレジスタはそれぞれ、そのレジスタに対
応する各機能ブロツクが割込み要求状態になつた
時セツトされるフラツグビツトと、このフラツグ
ビツトがセツトされた時、コンピユータ側に割込
みを要求するかどうかを選択する割込み許可ビツ
トとを持つている。第２図に示したステイタス／
コントロールレジスタでは、ビツト７がフラツグ
ビツトであり、ビツト６が割込み許可ビツトであ
る。
タの周辺制御チツプ（以下、周辺チツプと記す。）
の大規模化が、著しく行われている。第１図はそ
の一例で、１チツプに、並列入出力ポートが４
個、直列入出力ポートが１個、カウンターが２
個、内部機能ブロツクとして納められている。ま
た、コンピユータ側とは、データバス、アドレス
バス及び、リード／ライト信号、同期信号、割込
み要求信号等の制御信号とで結合されている。
（本願発明において、機能ブロツクもしくは内部
機能ブロツクという言葉は、周辺制行を行うため
に周辺制御チツプに納められ、その動作がデータ
バス、アドレスバス、制御信号により制御プロセ
ツサから制御される１つの機能を果す装置を示し
ている。） 一般に周辺チツプ内には、前記ポート内部の各
機能ブロツクの状態を外部から観測したり、ある
いは、内部の各機能ブロツクを外部から制御する
ために、ステイタス／コントロールレジスタが設
けられている。そして、これらのレジスタは、固
有のアドレスが割付けられており、外部から与え
られるアドレス信号、及びリード／ライト信号等
により、レジスタの内容が、データバスに読み出
されたり、あるいはデータバスの内容がレジスタ
に書き込まれたりする。第１図に示した周辺チツ
プでは、第２図に示すように、並列Ａレジスタ
１、並列Ｂレジスタ２、並列Ｃレジスタ３、並列
Ｄレジスタ４、直列レジスタ５、カウンタＡレジ
スタ６、カウンタＢレジスタ７、という計７個の
８ビツト構成のステイタス／コントロールレジス
タを有している。通常、これらステイタス／コン
トロールレジスタはそれぞれ、そのレジスタに対
応する各機能ブロツクが割込み要求状態になつた
時セツトされるフラツグビツトと、このフラツグ
ビツトがセツトされた時、コンピユータ側に割込
みを要求するかどうかを選択する割込み許可ビツ
トとを持つている。第２図に示したステイタス／
コントロールレジスタでは、ビツト７がフラツグ
ビツトであり、ビツト６が割込み許可ビツトであ
る。
従来のステイタス／コントロールレジスタの構
成による周辺チツプで、割込みを用いる時の手順
の一例を、第１図の周辺チツプを例にとつて説明
する。第３図の流れ図に示すように、割込みを利
用するためには、先ず、割込みを利用したい機能
ブロツクに対応するステイタス／コントロールレ
ジスタ１，２，３，４，５，６，７のビツト６を
セツトし、そうでないビツト６はリセツトする。
ある機能ブロツクが割込み要求状態となり割込み
がかかると、コンピユータは、まず、ステイタ
ス／コントロールレジスタ１，２，３，４，５，
６，７を読み出して、ビツト６がセツトされ、か
つビツト７がセツトされているレジスタを捜す。
そして、この条件を満たすレジスタが見付かれ
ば、そのレジスタに対応する機能ブロツクに対す
る処理を行う。また、ビツト６、ビツト７が共に
セツトされているレジスタが見付からなければ、
この割込みは、他の周辺チツプ等からのものであ
るので、そちらの方を検索する。このように、割
込みを用いるためには、まず、割込み許可ビツト
を操作する段階で、ステイタス／コントロールレ
ジスタの数に等しい回数だけ、このレジスタをア
クセスし、割込みが要求された段階で、同回数こ
のレジスタをアクセスしなければならない。更
に、割込みが要求された後のステイタス／コント
ロールレジスタの検索では、フラツグビツト、割
込み許可ビツトが共にセツトされているかをチエ
ツクしなければならない。また、割込み要求が、
この周辺チツプからのものでない場合も、コンピ
ユータ側はそれを知ることができないので、一応
総てのステイタス／コントロールレジスタを読み
出して、チエツクしなければならない。そこで、
周辺チツプの規模が大きくなり、ステイタス／コ
ントロールレジスタの数が増加すると、上に述べ
た割込み利用のための手順は益々繁雑となり、こ
れに要する時間も、大きな問題となつてくる。
成による周辺チツプで、割込みを用いる時の手順
の一例を、第１図の周辺チツプを例にとつて説明
する。第３図の流れ図に示すように、割込みを利
用するためには、先ず、割込みを利用したい機能
ブロツクに対応するステイタス／コントロールレ
ジスタ１，２，３，４，５，６，７のビツト６を
セツトし、そうでないビツト６はリセツトする。
ある機能ブロツクが割込み要求状態となり割込み
がかかると、コンピユータは、まず、ステイタ
ス／コントロールレジスタ１，２，３，４，５，
６，７を読み出して、ビツト６がセツトされ、か
つビツト７がセツトされているレジスタを捜す。
そして、この条件を満たすレジスタが見付かれ
ば、そのレジスタに対応する機能ブロツクに対す
る処理を行う。また、ビツト６、ビツト７が共に
セツトされているレジスタが見付からなければ、
この割込みは、他の周辺チツプ等からのものであ
るので、そちらの方を検索する。このように、割
込みを用いるためには、まず、割込み許可ビツト
を操作する段階で、ステイタス／コントロールレ
ジスタの数に等しい回数だけ、このレジスタをア
クセスし、割込みが要求された段階で、同回数こ
のレジスタをアクセスしなければならない。更
に、割込みが要求された後のステイタス／コント
ロールレジスタの検索では、フラツグビツト、割
込み許可ビツトが共にセツトされているかをチエ
ツクしなければならない。また、割込み要求が、
この周辺チツプからのものでない場合も、コンピ
ユータ側はそれを知ることができないので、一応
総てのステイタス／コントロールレジスタを読み
出して、チエツクしなければならない。そこで、
周辺チツプの規模が大きくなり、ステイタス／コ
ントロールレジスタの数が増加すると、上に述べ
た割込み利用のための手順は益々繁雑となり、こ
れに要する時間も、大きな問題となつてくる。
本発明は、上記のような欠点をなくすためにな
されたもので、割込み許可レジスタ、および割込
み要求レジスタを導入し、チツプ内の全機能ブロ
ツクへの割込み許可、不許可を一括して行い、更
に、各機能ブロツクからの割込み要求を一括して
検索することを可能にすることにより、割込み利
用のための手順の繁雑さ、およびこれに要する時
間を大幅に削減する。
されたもので、割込み許可レジスタ、および割込
み要求レジスタを導入し、チツプ内の全機能ブロ
ツクへの割込み許可、不許可を一括して行い、更
に、各機能ブロツクからの割込み要求を一括して
検索することを可能にすることにより、割込み利
用のための手順の繁雑さ、およびこれに要する時
間を大幅に削減する。
本発明における前記割込み許可レジスタは次の
ように構成される。すなわち、 (1) 本レジスタの各ビツト（割込み許可ビツト）
は、本チツプ内の各機能ブロツクに１対１に対
応しており、各機能ブロツクが割込み要求状態
となるとき、それを割込み要因として、制御プ
ロセツサ側に割込みをかけるかどうかを選択す
る。
ように構成される。すなわち、 (1) 本レジスタの各ビツト（割込み許可ビツト）
は、本チツプ内の各機能ブロツクに１対１に対
応しており、各機能ブロツクが割込み要求状態
となるとき、それを割込み要因として、制御プ
ロセツサ側に割込みをかけるかどうかを選択す
る。
(2) 本レジスタは、制御プロセツサ側よりみて、
固有のアドレスを有し、本レジスタ内の各ビツ
トは、制御プロセツサ側から一括して操作、あ
るいは制御プロセツサ側に読み出される。
固有のアドレスを有し、本レジスタ内の各ビツ
トは、制御プロセツサ側から一括して操作、あ
るいは制御プロセツサ側に読み出される。
(3) ステイタス／コントロールレジスタに前記(1)
の条件を満たすビツトが存在するとき、そのビ
ツトは、本レジスタ内の対応するビツトを操作
することによつても操作可能であり、また、そ
の逆も可能である。
の条件を満たすビツトが存在するとき、そのビ
ツトは、本レジスタ内の対応するビツトを操作
することによつても操作可能であり、また、そ
の逆も可能である。
また、割込み要求レジスタは次のような構成と
なつている。
なつている。
(1) 本レジスタのビツトのうち、ひとつのビツト
を除く他のビツトは、本チツプ内の各機能ブロ
ツクに１対１に対応しており、各機能ブロツク
が割込み要求状態となり、かつ、その機能ブロ
ツクに対する前記割込み許可ビツトが許可状態
にあるときに、セツトされる。
を除く他のビツトは、本チツプ内の各機能ブロ
ツクに１対１に対応しており、各機能ブロツク
が割込み要求状態となり、かつ、その機能ブロ
ツクに対する前記割込み許可ビツトが許可状態
にあるときに、セツトされる。
(2) 本レジスタは、制御プロセツサ側より見て、
固有のアドレスを有し、本レジスタ内の各ビツ
トは、制御プロセツサ側に一括して読み出され
る。
固有のアドレスを有し、本レジスタ内の各ビツ
トは、制御プロセツサ側に一括して読み出され
る。
(3) 本レジスタのひとつのビツト、例えば最上位
のビツトは、本レジスタ内の他のビツトの論理
和となつており、また、このビツトは、割込み
要求信号として割込み制御ラインに出ている。
のビツトは、本レジスタ内の他のビツトの論理
和となつており、また、このビツトは、割込み
要求信号として割込み制御ラインに出ている。
次に本発明の一実施例を、第１図に示した周辺
チツプで説明する。周辺チツプ内には、第２図に
示したステイタス／コントロールレジスタ１，
２，３，４，５，６，７以外に、第４図に示すよ
うに、割込み許可レジスタ８、割込み要求レジス
タ９を設ける。これらのレジスタは、アドレスデ
コーダ１０により、固有のアドレスが割付けられ
ており、レジスタ内の各ビツトは、データバス１
１、内部データバス１２を通して、コンピユータ
側から一括して操作、検索を行うことが可能であ
る。
チツプで説明する。周辺チツプ内には、第２図に
示したステイタス／コントロールレジスタ１，
２，３，４，５，６，７以外に、第４図に示すよ
うに、割込み許可レジスタ８、割込み要求レジス
タ９を設ける。これらのレジスタは、アドレスデ
コーダ１０により、固有のアドレスが割付けられ
ており、レジスタ内の各ビツトは、データバス１
１、内部データバス１２を通して、コンピユータ
側から一括して操作、検索を行うことが可能であ
る。
割込み許可レジスタ８の各ビツトは、第５図の
ように割付けされている。すなわち、割込み許可
レジスタ８は、各機能ブロツク毎に存在するステ
イタス／コントロールレジスタ１，２，３，４，
５，６，７の割込み許可ビツトを集めたものであ
る。そこで、各機能ブロツクのステイタス／コン
トロールレジスタ１，２，３，４，５，６，７の
割込み許可ビツトは、割込み許可レジスタ８を通
して、一括して操作、検索を行うことが可能とな
る。また、個々のステイタス／コントロールレジ
スタを通して割込み許可ビツトを操作、検索する
ことも勿論可能である。
ように割付けされている。すなわち、割込み許可
レジスタ８は、各機能ブロツク毎に存在するステ
イタス／コントロールレジスタ１，２，３，４，
５，６，７の割込み許可ビツトを集めたものであ
る。そこで、各機能ブロツクのステイタス／コン
トロールレジスタ１，２，３，４，５，６，７の
割込み許可ビツトは、割込み許可レジスタ８を通
して、一括して操作、検索を行うことが可能とな
る。また、個々のステイタス／コントロールレジ
スタを通して割込み許可ビツトを操作、検索する
ことも勿論可能である。
割込み要求レジスタ９の各ビツトは、第６図の
ように割付けされている。すなわち、割込み要求
レジスタ９は各機能ブロツク毎に存在するステイ
タス／コントロールレジスタ１，２，３，４，
５，６，７のフラツグビツトと、割込み許可ビツ
トとの論理積を集めたものである。また割込み要
求レジスタ９のビツト７は、同レジスタのビツト
０からビツト６の論理和である。またこのビツト
は第４図に示すように割込み要求信号としてコン
ピユータ側に出力される。そこで、コンピユータ
に対して割込み要求が出された時、コンピユータ
は、従来のように各機能ブロツクのステイタス／
コントロールレジスタ１，２，３，４，５，６，
７を順次読み出して、フラツグビツト、割込み許
可ビツトが共にセツトされているレジスタを捜す
必要はなく、割込み要求レジスタ９を１回読み出
して、まずビツト７がセツトされているかどう
か、もしセツトされておれば、ビツト６以下のど
のビツトがセツトされているかを検索するだけで
よい。また、割込みを用いずに処理を行う場合
は、個々のステイタス／コントロールレジスタの
フラツグビツトを検索すればよい。
ように割付けされている。すなわち、割込み要求
レジスタ９は各機能ブロツク毎に存在するステイ
タス／コントロールレジスタ１，２，３，４，
５，６，７のフラツグビツトと、割込み許可ビツ
トとの論理積を集めたものである。また割込み要
求レジスタ９のビツト７は、同レジスタのビツト
０からビツト６の論理和である。またこのビツト
は第４図に示すように割込み要求信号としてコン
ピユータ側に出力される。そこで、コンピユータ
に対して割込み要求が出された時、コンピユータ
は、従来のように各機能ブロツクのステイタス／
コントロールレジスタ１，２，３，４，５，６，
７を順次読み出して、フラツグビツト、割込み許
可ビツトが共にセツトされているレジスタを捜す
必要はなく、割込み要求レジスタ９を１回読み出
して、まずビツト７がセツトされているかどう
か、もしセツトされておれば、ビツト６以下のど
のビツトがセツトされているかを検索するだけで
よい。また、割込みを用いずに処理を行う場合
は、個々のステイタス／コントロールレジスタの
フラツグビツトを検索すればよい。
次に、割込み許可レジスタ８、割込み要求レジ
スタ９を利用した時の割込み利用手順の一例につ
いて、第７図の流れ図に従つて説明する。まず、
割込み許可レジスタ８の各ビツトのうち、割込み
を利用したい機能ブロツクに対応するビツトをセ
ツトし、そうでないビツトはリセツトする。この
操作は、割込み許可レジスタ８に対して、１回ア
クセスするだけでよい。そして割込みがかかると
コンピユータは、第一番に割込み要求レジスタ９
を読み出し、まず、ビツト７がセツトされている
かを調べる。もしセツトされていなければ、この
割込み要求は他からのものであると判断できるの
で、他の割込み要因を捜す。もしビツト７がセツ
トされておれば、この割込み要求は、この周辺チ
ツプからのものであると判断できるので、更にビ
ツト６からビツト０を調べる。そしてセツトされ
ているビツトが見つかれば、そのビツトに対応す
る機能ブロツクに対して処理を行う。以上の実施
例は、割込み許可レジスタ、割込み要求レジスタ
がそれぞれ１個の場合の例であるが、ステイタ
ス／コントロールレジスタの数が本実施例よりも
多い場合は、割込み許可レジスタ、割込み要求レ
ジスタをそれぞれふやすだけで本質はかわらな
い。
スタ９を利用した時の割込み利用手順の一例につ
いて、第７図の流れ図に従つて説明する。まず、
割込み許可レジスタ８の各ビツトのうち、割込み
を利用したい機能ブロツクに対応するビツトをセ
ツトし、そうでないビツトはリセツトする。この
操作は、割込み許可レジスタ８に対して、１回ア
クセスするだけでよい。そして割込みがかかると
コンピユータは、第一番に割込み要求レジスタ９
を読み出し、まず、ビツト７がセツトされている
かを調べる。もしセツトされていなければ、この
割込み要求は他からのものであると判断できるの
で、他の割込み要因を捜す。もしビツト７がセツ
トされておれば、この割込み要求は、この周辺チ
ツプからのものであると判断できるので、更にビ
ツト６からビツト０を調べる。そしてセツトされ
ているビツトが見つかれば、そのビツトに対応す
る機能ブロツクに対して処理を行う。以上の実施
例は、割込み許可レジスタ、割込み要求レジスタ
がそれぞれ１個の場合の例であるが、ステイタ
ス／コントロールレジスタの数が本実施例よりも
多い場合は、割込み許可レジスタ、割込み要求レ
ジスタをそれぞれふやすだけで本質はかわらな
い。
本発明による割込み許可レジスタ、割込み要求
レジスタを用いることにより、下記に示す効果を
得ることができる。
レジスタを用いることにより、下記に示す効果を
得ることができる。
(1) 第３図の流れ図と第７図の流れ図に示すよう
に、割込み機能を利用するために要する準備の
ための時間、及び準備のためのプログラムに要
するメモリーの容量が大幅に削減される。すな
わち、従来は割込み許可ビツトを操作するため
に、各機能ブロツクのステイタス／コントロー
ルレジスタのそれぞれに対してアクセスする必
要があつたが、割込み許可レジスタを設けるこ
とにより、このレジスタに対する１回のアクセ
スで、一括して割込み許可ビツトを操作できる
ために、少なくともアクセス回数の減少分だけ
時間を大幅に削減できる。また、従来と異り一
括して割込み許可ビツトを操作するために、プ
ログラムのステツプ数、すなわち、プログラム
に必要なメモリーの容量を大幅に削減できる。
に、割込み機能を利用するために要する準備の
ための時間、及び準備のためのプログラムに要
するメモリーの容量が大幅に削減される。すな
わち、従来は割込み許可ビツトを操作するため
に、各機能ブロツクのステイタス／コントロー
ルレジスタのそれぞれに対してアクセスする必
要があつたが、割込み許可レジスタを設けるこ
とにより、このレジスタに対する１回のアクセ
スで、一括して割込み許可ビツトを操作できる
ために、少なくともアクセス回数の減少分だけ
時間を大幅に削減できる。また、従来と異り一
括して割込み許可ビツトを操作するために、プ
ログラムのステツプ数、すなわち、プログラム
に必要なメモリーの容量を大幅に削減できる。
(2) チツプ内のどの機能ブロツクに対して割込み
を許可したかという情報を、メモリー内に持た
なくても、割込み許可レジスタを１回アクセス
するだけで、この情報を得ることができる。
を許可したかという情報を、メモリー内に持た
なくても、割込み許可レジスタを１回アクセス
するだけで、この情報を得ることができる。
(3) 第３図の流れ図と第７図の流れ図に示すよう
に、コンピユータ側が割込み要因を検索するの
に要する時間、及び検索のためのプログラムに
要するメモリーの容量が大幅に削減される。す
なわち、従来は割込み要因を検索するために、
各機能ブロツクのステイタス／コントロールレ
ジスタのそれぞれに対してアクセスする必要が
あつたが、割込み要求レジスタを設けることに
より、このレジスタに対する１回のアクセス
で、一括して割込み要因をコンピユータ側に取
り込むことができるため、少なくともアクセス
回数の減少分だけ時間を大幅に削減できる。ま
た従来と異り、一括して割込み要因をコンピユ
ータ側に取り込むため、取り込みに要するプロ
グラムのステツプ数、すなわち、プログラムに
必要なメモリーの容量を大幅に削減できる。
に、コンピユータ側が割込み要因を検索するの
に要する時間、及び検索のためのプログラムに
要するメモリーの容量が大幅に削減される。す
なわち、従来は割込み要因を検索するために、
各機能ブロツクのステイタス／コントロールレ
ジスタのそれぞれに対してアクセスする必要が
あつたが、割込み要求レジスタを設けることに
より、このレジスタに対する１回のアクセス
で、一括して割込み要因をコンピユータ側に取
り込むことができるため、少なくともアクセス
回数の減少分だけ時間を大幅に削減できる。ま
た従来と異り、一括して割込み要因をコンピユ
ータ側に取り込むため、取り込みに要するプロ
グラムのステツプ数、すなわち、プログラムに
必要なメモリーの容量を大幅に削減できる。
(4) 割込み要因を検索するため、従来はコンピユ
ータ側に取り込んだステイタス／コントロール
レジスタの内容の２つのビツトすなわち、フラ
ツグビツトと割込み許可ビツトが、共にセツト
されているかを調べる必要があつたが、割込み
要求レジスタを設けると、各機能ブロツクに対
して、１つのビツトを調べるだけでよい。
ータ側に取り込んだステイタス／コントロール
レジスタの内容の２つのビツトすなわち、フラ
ツグビツトと割込み許可ビツトが、共にセツト
されているかを調べる必要があつたが、割込み
要求レジスタを設けると、各機能ブロツクに対
して、１つのビツトを調べるだけでよい。
(5) 第６図に示すように、割込み要求レジスタの
ビツト７は、レジスタ内の他のビツトの論理和
となつているため、割込みがコンピユータ側に
要求された時コンピユータ側は従来とは異り、
割込み要求レジスタのビツト７を調べるだけ
で、割込み要求が、この周辺チツプからのもの
であるかどうかを判断することができ、割込み
要因の検索時間を短縮することができる。
ビツト７は、レジスタ内の他のビツトの論理和
となつているため、割込みがコンピユータ側に
要求された時コンピユータ側は従来とは異り、
割込み要求レジスタのビツト７を調べるだけ
で、割込み要求が、この周辺チツプからのもの
であるかどうかを判断することができ、割込み
要因の検索時間を短縮することができる。
第１図は、周辺チツプの一例、第２図は、周辺
チツプ内のステイタス／コントロールレジスタの
一例、第３図は、従来のステイタス／コントロー
ルレジスタを用いた割込み処理手順の一例、第４
図は、本発明のレジスタを有する周辺チツプ内の
一例、第５図は、割込み許可レジスタのビツト割
付けの一例、第６図は、割込み要求レジスタのビ
ツト割付けの一例、第７図は、本発明のレジスタ
を用いた割込み処理手順の一例をそれぞれ示す図
である。 １……並列Ａレジスタ、２……並列Ｂレジス
タ、３……並列Ｃレジスタ、４……並列Ｄレジス
タ、５……直列レジスタ、６……カウンタ―Ａレ
ジスタ、７……カウンタ―Ｂレジスタ、８……割
込み許可レジスタ、９……割込み要求レジスタ、
１０……アドレスデコーダ、１１……データバ
ス、１２……内部データバス、１３……バスドラ
イバ。
チツプ内のステイタス／コントロールレジスタの
一例、第３図は、従来のステイタス／コントロー
ルレジスタを用いた割込み処理手順の一例、第４
図は、本発明のレジスタを有する周辺チツプ内の
一例、第５図は、割込み許可レジスタのビツト割
付けの一例、第６図は、割込み要求レジスタのビ
ツト割付けの一例、第７図は、本発明のレジスタ
を用いた割込み処理手順の一例をそれぞれ示す図
である。 １……並列Ａレジスタ、２……並列Ｂレジス
タ、３……並列Ｃレジスタ、４……並列Ｄレジス
タ、５……直列レジスタ、６……カウンタ―Ａレ
ジスタ、７……カウンタ―Ｂレジスタ、８……割
込み許可レジスタ、９……割込み要求レジスタ、
１０……アドレスデコーダ、１１……データバ
ス、１２……内部データバス、１３……バスドラ
イバ。
Claims (1)
- １ 制御プロセツサに対し、バスにより接続され
た周辺制御チツプの割込み制御方式において、前
記周辺制御チツプは少なくとも割込み要求状態に
なつた時セツトされるフラツグビツトと、このフ
ラツグビツトがセツトされた時コンピユータ側に
割込みを要求するかどうかを選択する割込み許可
ビツトを有する各機能ブロツク対応のステイタ
ス／コントロールレジスタと、前記各ステイタ
ス／コントロールレジスタの前記割込み許可ビツ
トからなる割込み許可レジスタと、前記各ステイ
タス／コントロールレジスタの前記フラツグビツ
トと前記割込み許可ビツトの論理積からなるビツ
トおよびそれらのビツトの論理和をとつたビツト
から構成される割込み要求レジスタとを有し、前
記ステイタス／コントロールレジスタ内の割込み
許可ビツトとこれに対応する前記割込み許可レジ
スタ内の割込み許可ビツトとは常に同一の値を示
し、前記割込み要求レジスタ内の論理和のビツト
を割込み制御ラインに出力するように構成したこ
とを特徴とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054880A JPS56118128A (en) | 1980-02-22 | 1980-02-22 | Interruption controlling system for peripheral control chip of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054880A JPS56118128A (en) | 1980-02-22 | 1980-02-22 | Interruption controlling system for peripheral control chip of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56118128A JPS56118128A (en) | 1981-09-17 |
| JPH0154735B2 true JPH0154735B2 (ja) | 1989-11-21 |
Family
ID=12030197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2054880A Granted JPS56118128A (en) | 1980-02-22 | 1980-02-22 | Interruption controlling system for peripheral control chip of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56118128A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1241761A (en) * | 1985-02-28 | 1988-09-06 | International Business Machines Corporation | Interrupt driven prioritized work queue |
| JPS6224329A (ja) * | 1985-07-23 | 1987-02-02 | Mitsubishi Electric Corp | 状態信号検出装置 |
| JPS63159938A (ja) * | 1986-12-24 | 1988-07-02 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS63271654A (ja) * | 1987-04-30 | 1988-11-09 | Yokogawa Medical Syst Ltd | マルチプロセツサシステム |
| US5267246A (en) * | 1988-06-30 | 1993-11-30 | International Business Machines Corporation | Apparatus and method for simultaneously presenting error interrupt and error data to a support processor |
-
1980
- 1980-02-22 JP JP2054880A patent/JPS56118128A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56118128A (en) | 1981-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100346484B1 (ko) | 판독/기록 일관성을 갖는 버스 사용의 최적화 방법 및 장치 | |
| US4550368A (en) | High-speed memory and memory management system | |
| US5475858A (en) | Real time multiprocessor system having a write only data link connected to one of the ports of the memory of each of the processor nodes | |
| US5930484A (en) | Method and system for input/output control in a multiprocessor system utilizing simultaneous variable-width bus access | |
| US3938097A (en) | Memory and buffer arrangement for digital computers | |
| US5838993A (en) | System for DMA controller sharing control signals in conventional mode and having separate control signals for each number of channels in distributed mode | |
| US6078977A (en) | Hierarchical bus structure access system | |
| US5901294A (en) | Method and system for bus arbitration in a multiprocessor system utilizing simultaneous variable-width bus access | |
| US5913044A (en) | Method and system for simultaneous variable-width bus access in a multiprocessor system | |
| US4821169A (en) | Access verification arrangement for digital data processing system which has demand-paged memory with page crossing detection | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| US5287482A (en) | Input/output cache | |
| KR0175983B1 (ko) | 데이타 처리 시스템 | |
| JPS629456A (ja) | デ−タ転送装置 | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| US4964037A (en) | Memory addressing arrangement | |
| US6742073B1 (en) | Bus controller technique to control N buses | |
| CN1004945B (zh) | 地址控制装置 | |
| JPH0330175B2 (ja) | ||
| GB2037466A (en) | Computer with cache memory | |
| JPS6113633B2 (ja) | ||
| JPH02176839A (ja) | 情報処理装置 | |
| JPH0210448A (ja) | キャッシュメモリシステム | |
| JPH03283188A (ja) | メモリ・システム | |
| JPH06197008A (ja) | カウンタ装置 |