JPS6224329A - 状態信号検出装置 - Google Patents
状態信号検出装置Info
- Publication number
- JPS6224329A JPS6224329A JP16459385A JP16459385A JPS6224329A JP S6224329 A JPS6224329 A JP S6224329A JP 16459385 A JP16459385 A JP 16459385A JP 16459385 A JP16459385 A JP 16459385A JP S6224329 A JPS6224329 A JP S6224329A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- input interface
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は中央処理装置（ＣＰ Ｕ）を有するシステム
の状態信号検出装置に関する。
の状態信号検出装置に関する。
第５図はこの種の従来のものの一例を示すブロック図で
ある。同図において、１は図示しないシステムの電源の
停電の有無を検出する停電検出器、２は上記システムの
温度の異常の有無を検出する温度検出器、７は２個の入
カポ−）Ａ、Ｂを有する割込みコントローラであって、
停電検出器１が出力する停電信号及び温度検出器２が出
力する温度異常信号がそれぞれ信号線３及び５を介して
入力ポートＡ及びＢにそれぞれ結合され、その出力（割
込信号）はバス１０を介してＣＰＵ１１の対応する割込
端子に導かれる。なお、入力ポートＡは入力ポートＢよ
り高い優先度が与えられているものとする。また、停電
検出器１は入力インターフェース８と信号線４で接続さ
れ、温度検出器２は入力インターフェース９と信号線６
で接続されている。入力インターフェース８．９の出力
側はバスｌＯによりＣＰＵＩ １と接続されている。
ある。同図において、１は図示しないシステムの電源の
停電の有無を検出する停電検出器、２は上記システムの
温度の異常の有無を検出する温度検出器、７は２個の入
カポ−）Ａ、Ｂを有する割込みコントローラであって、
停電検出器１が出力する停電信号及び温度検出器２が出
力する温度異常信号がそれぞれ信号線３及び５を介して
入力ポートＡ及びＢにそれぞれ結合され、その出力（割
込信号）はバス１０を介してＣＰＵ１１の対応する割込
端子に導かれる。なお、入力ポートＡは入力ポートＢよ
り高い優先度が与えられているものとする。また、停電
検出器１は入力インターフェース８と信号線４で接続さ
れ、温度検出器２は入力インターフェース９と信号線６
で接続されている。入力インターフェース８．９の出力
側はバスｌＯによりＣＰＵＩ １と接続されている。
次に、この従来装置の動作を第６図のフローチャートを
参照して説明する。
参照して説明する。
システムの上記電源の正常状態においては、停電検出器
１の出力は無く、ＣＰＵＩＩへの割込みが発生しないの
で、ＣＰＵＩＩは正常ルーチンを実行する。停電が発生
すると、停電検出器１がこれを検出して停電信号をは送
出し該停電信号が割込コントローラ７の入力ポートＡと
入力インターフェース８に入力される。これにより割込
みコントローラ７はバス１０を通してＣＰＵＩＩへ割込
み信号（ビットパターン）を出力する。この割込み信号
を受けると、ＣＰＵＩＩは実行中の正常ルーチンを中断
してメモリの入力インターフェース８に対して割付けら
れたアドレスビットの状態を１〜複数回路確認し、信号
（書込み）があれば停電発生とみなして停電対策処理ル
ーチンを開始するが、信号が無い場合には信号線３等の
ノイズによる県側込みであると判定して割込み前のルー
チンに戻る。勿論、この場合、必ず割込み前のルーチン
に戻る必要はなく、例えば、イニシャラズから始まる場
合もある。
１の出力は無く、ＣＰＵＩＩへの割込みが発生しないの
で、ＣＰＵＩＩは正常ルーチンを実行する。停電が発生
すると、停電検出器１がこれを検出して停電信号をは送
出し該停電信号が割込コントローラ７の入力ポートＡと
入力インターフェース８に入力される。これにより割込
みコントローラ７はバス１０を通してＣＰＵＩＩへ割込
み信号（ビットパターン）を出力する。この割込み信号
を受けると、ＣＰＵＩＩは実行中の正常ルーチンを中断
してメモリの入力インターフェース８に対して割付けら
れたアドレスビットの状態を１〜複数回路確認し、信号
（書込み）があれば停電発生とみなして停電対策処理ル
ーチンを開始するが、信号が無い場合には信号線３等の
ノイズによる県側込みであると判定して割込み前のルー
チンに戻る。勿論、この場合、必ず割込み前のルーチン
に戻る必要はなく、例えば、イニシャラズから始まる場
合もある。
システムの温度についても同様で、温度に異常が生ずる
と、温度検出器２がこれを検出して温度異常信号を発生
し該温度異常信号は割込みコントローラ７の入力ポート
Ｂと入力インターフェース８に入力される。これにより
割込みコントローラ７はバス１０を通してＣＰＵＩ １
へ割込信号を出力する。ＣＰＵＩＩはこの割込信号を受
けると、実行中の正常ルーチンを中断してメモリの入力
インターフェース９に対して割付けられたアドレスビッ
トの状態を１〜複数回路確認し、信号（書込み）があれ
ば温度異常対策処理ルーチンを開始するが、信号が無い
場合には信号線４等のノイズによる県側込みであると判
定して割込み前のルーチンに戻る。勿論、この場合、必
ず割込み前のルーチンに戻る必要はなく、例えば、イニ
シャラズから始まる場合もある。また、割込みコントロ
ーラ７の入カポ−）ＡとＢが同時に信号を受けた場合は
入力ポートＡに到来した信号が優先的に受付られる。
と、温度検出器２がこれを検出して温度異常信号を発生
し該温度異常信号は割込みコントローラ７の入力ポート
Ｂと入力インターフェース８に入力される。これにより
割込みコントローラ７はバス１０を通してＣＰＵＩ １
へ割込信号を出力する。ＣＰＵＩＩはこの割込信号を受
けると、実行中の正常ルーチンを中断してメモリの入力
インターフェース９に対して割付けられたアドレスビッ
トの状態を１〜複数回路確認し、信号（書込み）があれ
ば温度異常対策処理ルーチンを開始するが、信号が無い
場合には信号線４等のノイズによる県側込みであると判
定して割込み前のルーチンに戻る。勿論、この場合、必
ず割込み前のルーチンに戻る必要はなく、例えば、イニ
シャラズから始まる場合もある。また、割込みコントロ
ーラ７の入カポ−）ＡとＢが同時に信号を受けた場合は
入力ポートＡに到来した信号が優先的に受付られる。
このように、従来の装置では、状態検出器である停電検
出器、温度検出器の各々に対して割込みコントローラ７
の入力ポートを割当てているので、システムのモニタす
べき状態数が多くなると、それぞれに割当るべき入力ポ
ート数が多くなり、入力ポート数が不足すると、ポーリ
ング方式等により定期的な状態モニタにせざるを得なく
なり、不必要なルーチンの実行を余儀なくされ、状態検
出に時間がかかり対策処理が遅れるなど状態の検出判定
能力が低下するという問題があった。
出器、温度検出器の各々に対して割込みコントローラ７
の入力ポートを割当てているので、システムのモニタす
べき状態数が多くなると、それぞれに割当るべき入力ポ
ート数が多くなり、入力ポート数が不足すると、ポーリ
ング方式等により定期的な状態モニタにせざるを得なく
なり、不必要なルーチンの実行を余儀なくされ、状態検
出に時間がかかり対策処理が遅れるなど状態の検出判定
能力が低下するという問題があった。
この発明は上記問題をか解決するためになされたもので
、モニタすべきシステムの状態が増えても、割込みコン
トローラの入力ポートは１ポートで済み、状態の検出判
定能力を従来に比し高めることができる状態検出装置を
得ることを目的とする。
、モニタすべきシステムの状態が増えても、割込みコン
トローラの入力ポートは１ポートで済み、状態の検出判
定能力を従来に比し高めることができる状態検出装置を
得ることを目的とする。
この発明は上記目的を達成するため、複数の状態検出器
の出力を割込みコントローラの１の入力ポートに集約し
て結合し、ＣＰＵが割込信号を受けると、状態検出器の
出力の有無を所定の優先順位（−従い確認する構成とし
たものである。
の出力を割込みコントローラの１の入力ポートに集約し
て結合し、ＣＰＵが割込信号を受けると、状態検出器の
出力の有無を所定の優先順位（−従い確認する構成とし
たものである。
この発明では、割込信号を受けると、優先度が最上位に
割当てられた状態検出器の出力の有無を確認し、出力有
の場合は所定の対策処理ルーチンを実行し、出力無の場
合には優先順位が次に高い状態検出器の出力の有無を確
認する動作に進む。
割当てられた状態検出器の出力の有無を確認し、出力有
の場合は所定の対策処理ルーチンを実行し、出力無の場
合には優先順位が次に高い状態検出器の出力の有無を確
認する動作に進む。
以下、この発明の一実施例を第１図について説明する。
同図において、１２はＯＲ回路であって、停電検出器１
と温度検出器２の論理和出力を信号線１３を通して割込
みコントローラ７の入力ポートＢに送出する。１４は他
の図示しない装置からの信号線であって、入力ポートＡ
に接続されている。なお、入力インターフェース８と９
はＣＰＵ１ｌのメモリの同一状態アドレスに割付けられ
、第３図に示すように、入力インターフェース８は該状
態アドレスの最上位ビット（ＭＳＢ）に、入力インター
フェース９は最上位ビット（ＭＳＢ）に隣接するビット
（ＭＳＢ−１）にそれぞれ削欠に、この装置の動作を第
２図のフローチャートを参照して説明する。
と温度検出器２の論理和出力を信号線１３を通して割込
みコントローラ７の入力ポートＢに送出する。１４は他
の図示しない装置からの信号線であって、入力ポートＡ
に接続されている。なお、入力インターフェース８と９
はＣＰＵ１ｌのメモリの同一状態アドレスに割付けられ
、第３図に示すように、入力インターフェース８は該状
態アドレスの最上位ビット（ＭＳＢ）に、入力インター
フェース９は最上位ビット（ＭＳＢ）に隣接するビット
（ＭＳＢ−１）にそれぞれ削欠に、この装置の動作を第
２図のフローチャートを参照して説明する。
システムの電源及び装置の温度状態が共に正常である場
合には、割込みコントローラ７の入カポ−）Ｈに入力さ
れる信号は無いので、ＣＰＵＩＩは正常ルーンチを実行
する。この状態で電源に停電が起きると、停電ネ★出器
１が作動して、停電信号が信号線３−ＯＲ回路１２−信
号線１３−割込みコントローラ７の入力ポートＢに流れ
、割込みコントローラ７はＣＰＵＩ １へ割込信号を送
出する。同時に、停電信号は信号線４を介して入力イン
ターフェース８にも入力され、状態アドレスのＭＳＢが
「信号有り」となる。システムの温度異常の場合には、
温度検出器２が作動して、信号線５−ＯＲ回路１２−信
号線１３−割込みコントローラ７の入力ポートＢへ温度
異常信号が入力され、割込みコントローラ７は割込信号
をＣＰＵＩＩへ送出する。この温度異常信号は、同時に
、信号線６を介して入力インターフェース９へも入力さ
れ、状態アドレスのＭＳＢ−１が「信号有」となる。
合には、割込みコントローラ７の入カポ−）Ｈに入力さ
れる信号は無いので、ＣＰＵＩＩは正常ルーンチを実行
する。この状態で電源に停電が起きると、停電ネ★出器
１が作動して、停電信号が信号線３−ＯＲ回路１２−信
号線１３−割込みコントローラ７の入力ポートＢに流れ
、割込みコントローラ７はＣＰＵＩ １へ割込信号を送
出する。同時に、停電信号は信号線４を介して入力イン
ターフェース８にも入力され、状態アドレスのＭＳＢが
「信号有り」となる。システムの温度異常の場合には、
温度検出器２が作動して、信号線５−ＯＲ回路１２−信
号線１３−割込みコントローラ７の入力ポートＢへ温度
異常信号が入力され、割込みコントローラ７は割込信号
をＣＰＵＩＩへ送出する。この温度異常信号は、同時に
、信号線６を介して入力インターフェース９へも入力さ
れ、状態アドレスのＭＳＢ−１が「信号有」となる。
ＣＰＵＩ １は上記割込信号を受けると、状態アドレス
の入力インターフェース８に対するアドレスビットＭＳ
Ｂの内容を見るために、状態アドレスの内容を左へ一回
シフトし、ゼログラフを見る作業を１〜複数回確認し、
「信号有」であれば停電発生とを見なして停電対策処理
ルーチンを実行する。信号が無い場合にはシステムの温
度の異常の有無を検出するプログラム動作に進む。
の入力インターフェース８に対するアドレスビットＭＳ
Ｂの内容を見るために、状態アドレスの内容を左へ一回
シフトし、ゼログラフを見る作業を１〜複数回確認し、
「信号有」であれば停電発生とを見なして停電対策処理
ルーチンを実行する。信号が無い場合にはシステムの温
度の異常の有無を検出するプログラム動作に進む。
即ち、温度検出器２用のインターフェース９に対するア
ドレスビットＭＳＢ−１の内容を確認し、入力インター
フェース９の対応ビットＭＳＢ−１が「信号有」であれ
ば、上記割込みが温度検出器２の温度異常信号によるも
のとして温度異常対策処理ルーチンを実行する。信号が
なければ、ノイズ等による県側込みであると判断して、
割込み前の正常ルーチンに戻る。勿論、この場合、必ず
しも割込み前の処理ルー今ンに戻る必要はなく、イニシ
ャラズから始めてもよい。
ドレスビットＭＳＢ−１の内容を確認し、入力インター
フェース９の対応ビットＭＳＢ−１が「信号有」であれ
ば、上記割込みが温度検出器２の温度異常信号によるも
のとして温度異常対策処理ルーチンを実行する。信号が
なければ、ノイズ等による県側込みであると判断して、
割込み前の正常ルーチンに戻る。勿論、この場合、必ず
しも割込み前の処理ルー今ンに戻る必要はなく、イニシ
ャラズから始めてもよい。
このように、本実施例では、割込信号があると、各状態
信号の有無をプログラムで与えられた優先度に従い確認
するので、モニタすべき状態が多数あっても、割込みコ
ントローラの１つの入力ポートを各状態信号に対して共
通に使用することができる。
信号の有無をプログラムで与えられた優先度に従い確認
するので、モニタすべき状態が多数あっても、割込みコ
ントローラの１つの入力ポートを各状態信号に対して共
通に使用することができる。
上記実施例では、割込みコントローラ７の入力ポートＡ
が空いているので、該入力ポートＡにはウォッチドッグ
タイマ信号などより緊急度の高い信号を入力させること
ができ、システム設計に余裕を持たせることができる。
が空いているので、該入力ポートＡにはウォッチドッグ
タイマ信号などより緊急度の高い信号を入力させること
ができ、システム設計に余裕を持たせることができる。
また、上記実施例では、モニタすべき状態が停電と温度
異常の２種類であったが、３種類以上の状態をモニタす
る場合にもこの発明を適用して同様の効果を得ることが
できる。
異常の２種類であったが、３種類以上の状態をモニタす
る場合にもこの発明を適用して同様の効果を得ることが
できる。
この発明は以上説明した通り、複数の状態信号を割込み
コントローラの同一の入力ポートに結合するようにし、
割込みがあった場合には各状態信号の有無を所定の優先
順位に従い確認する構成としたことにより、従来に比し
、割込みコントローラを有効に活用して検出判定能力を
増すことができ、システム設計に余裕を持たせることが
できる。
コントローラの同一の入力ポートに結合するようにし、
割込みがあった場合には各状態信号の有無を所定の優先
順位に従い確認する構成としたことにより、従来に比し
、割込みコントローラを有効に活用して検出判定能力を
増すことができ、システム設計に余裕を持たせることが
できる。
チャートである。
図において、１−停電検出器、２一温度検出器、７−割
込みコントローラ、８．９−人力インターフェース、１
１−ＣＰ Ｕ、 １２−ＯＲ回路。
込みコントローラ、８．９−人力インターフェース、１
１−ＣＰ Ｕ、 １２−ＯＲ回路。
なお、図中、同一符号は同一または相当部分を示す。
Claims (3)
- （１）システムの状態を検出する第１及び第２の状態検
出器、第１の状態検出器が出力する第１の状態検出信号
及び第２の状態検出器が出力する第２の状態検出信号が
それぞれ第１の入力インターフェース及び第２の入力イ
ンターフェースを介して入力される中央演算処理装置、
上記第１及び第２の状態検出信号が共に同一の入力ポー
トに入力され該入力により上記中央演算処理装置に割込
信号を入力する割込コントローラを有し、上記中央処理
装置が上記割込信号を受けると、第１の入力インターフ
ェースの出力の有無を確認して出力有の場合には第１の
所定の状態対策処理ルーチンを実行し、出力無の場合は
第２の入力インターフェースの出力の有無を確認して出
力有の場合には第２の所定の処理ルーチンを実行するこ
とを特徴とする状態信号検出装置。 - （２）中央演算処理装置のメモリに割付けられる第１の
入力インターフェースの状態アドレスと第２の入力タイ
ンターフェースの状態アドレスが同一アドレスであつて
、第１の入力インターフェースは上記状態アドレスの最
上位ビットに、第２の入力インターフェースは上記状態
アドレスの上記最上位ビットの隣接ビットにそれぞれ割
付けられることを特徴とする特許請求の範囲第１項記載
の状態信号検出装置。 - （３）中央演算処理装置のメモリに割付けられる第１の
入力インターフェースの状態アドレスと第２の入力タイ
ンターフェースの状態アドレスが同一アドレスであつて
、第１の入力インターフェースは上記状態アドレスの最
下位ビットに、第２の入力インターフェースは上記状態
アドレスの上記最下位ビットの隣接ビットに割付けられ
ることを特徴とする特許請求の範囲第１項記載の状態信
号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16459385A JPS6224329A (ja) | 1985-07-23 | 1985-07-23 | 状態信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16459385A JPS6224329A (ja) | 1985-07-23 | 1985-07-23 | 状態信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6224329A true JPS6224329A (ja) | 1987-02-02 |
Family
ID=15796128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16459385A Pending JPS6224329A (ja) | 1985-07-23 | 1985-07-23 | 状態信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010071737A (ja) * | 2008-09-17 | 2010-04-02 | Seiko Epson Corp | 記録装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102643A (en) * | 1977-02-21 | 1978-09-07 | Hitachi Ltd | Interrupt processing system for computer |
| JPS5530780A (en) * | 1978-08-28 | 1980-03-04 | Toshiba Corp | Digital input unit |
| JPS56118128A (en) * | 1980-02-22 | 1981-09-17 | Matsushita Electric Ind Co Ltd | Interruption controlling system for peripheral control chip of microcomputer |
| JPS5920052A (ja) * | 1982-07-26 | 1984-02-01 | Toshiba Corp | マイクロコンピユ−タシステムの割込み制御回路 |
| JPS59106051A (ja) * | 1982-12-10 | 1984-06-19 | Mitsubishi Electric Corp | 割込要求回路 |
-
1985
- 1985-07-23 JP JP16459385A patent/JPS6224329A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102643A (en) * | 1977-02-21 | 1978-09-07 | Hitachi Ltd | Interrupt processing system for computer |
| JPS5530780A (en) * | 1978-08-28 | 1980-03-04 | Toshiba Corp | Digital input unit |
| JPS56118128A (en) * | 1980-02-22 | 1981-09-17 | Matsushita Electric Ind Co Ltd | Interruption controlling system for peripheral control chip of microcomputer |
| JPS5920052A (ja) * | 1982-07-26 | 1984-02-01 | Toshiba Corp | マイクロコンピユ−タシステムの割込み制御回路 |
| JPS59106051A (ja) * | 1982-12-10 | 1984-06-19 | Mitsubishi Electric Corp | 割込要求回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010071737A (ja) * | 2008-09-17 | 2010-04-02 | Seiko Epson Corp | 記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915528B2 (ja) | センサ・データの故障検出・信号選択装置 | |
| JPS6224329A (ja) | 状態信号検出装置 | |
| JP7605697B2 (ja) | 演算装置 | |
| JP2744113B2 (ja) | 計算機システム | |
| JPS63224446A (ja) | 通信システム | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH022233A (ja) | データバス監視方式 | |
| JPS6128146B2 (ja) | ||
| JPS58114141A (ja) | マルチマイクロプロセツサにおける障害通知方式 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPH02278457A (ja) | デジタル情報処理装置 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2006011621A (ja) | クロック異常検出装置およびマイクロコンピュータ | |
| JPWO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
| JPH02253360A (ja) | バスの異常検出方式 | |
| JPS63208949A (ja) | フエイルセ−フシステム | |
| JPH0377546B2 (ja) | ||
| JPH07104841A (ja) | プログラマブルコントローラの異常検出方法 | |
| JPS62182846A (ja) | 電子計算機の自己診断方法 | |
| JPH02105228A (ja) | マイクロプロセッサの動作確認方式 | |
| KR20000010094U (ko) | 씨피유 리셋장치 |