JPH0154853B2 - - Google Patents
Info
- Publication number
- JPH0154853B2 JPH0154853B2 JP57017362A JP1736282A JPH0154853B2 JP H0154853 B2 JPH0154853 B2 JP H0154853B2 JP 57017362 A JP57017362 A JP 57017362A JP 1736282 A JP1736282 A JP 1736282A JP H0154853 B2 JPH0154853 B2 JP H0154853B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- silicon
- high melting
- film
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は高融点金属シリサイドを電極や配線に
使用して半導体装置の製造方法に関するものであ
る。
使用して半導体装置の製造方法に関するものであ
る。
集積回路装置における集積度、動作速度、消費
電力等の向上のため配線等の寸法が益々微細化さ
れつつある。その様な微細化された集積回路装置
における配線や電極形成用材料として、モリブデ
ン、タングステン、タンタル等のいわゆる高融点
金属のシリサイドが有望と見なされている。その
理由は、これら高融点金属シリサイドは、従来の
MOS型集積回路のゲート電極等に用いられてき
た多結晶シリコンに比し、比抵抗が約1/10と低
く、かつ耐熱性が高いことや熱酸化により表面に
安定な酸化膜を形成できるからである。
電力等の向上のため配線等の寸法が益々微細化さ
れつつある。その様な微細化された集積回路装置
における配線や電極形成用材料として、モリブデ
ン、タングステン、タンタル等のいわゆる高融点
金属のシリサイドが有望と見なされている。その
理由は、これら高融点金属シリサイドは、従来の
MOS型集積回路のゲート電極等に用いられてき
た多結晶シリコンに比し、比抵抗が約1/10と低
く、かつ耐熱性が高いことや熱酸化により表面に
安定な酸化膜を形成できるからである。
従来高融点金属シリサイドを形成する方法の１
つとして、高融点金属膜をシリコンの基板上また
は薄膜上に堆積した後、熱処理により高融点金属
とシリコンとを反応させてシリサイド膜を形成す
る方法が知られている。この様な方法で形成した
高融点金属シリサイドを酸素等の酸化性雰囲気中
で高温熱処理すると、高融点金属シリサイドの表
面に酸化シリコン膜を形成できることが知られて
いる。しかし、この様な従来の方法で形成した高
融点金属シリサイドの酸化膜の絶縁耐圧は、シリ
コンそのものを熱酸化して形成した酸化シリコン
膜より相当に低く、従つて集積回路装置における
誘電体膜や層間絶縁膜としての応用に対して必ず
しも充分満足できるものではなかつた。
つとして、高融点金属膜をシリコンの基板上また
は薄膜上に堆積した後、熱処理により高融点金属
とシリコンとを反応させてシリサイド膜を形成す
る方法が知られている。この様な方法で形成した
高融点金属シリサイドを酸素等の酸化性雰囲気中
で高温熱処理すると、高融点金属シリサイドの表
面に酸化シリコン膜を形成できることが知られて
いる。しかし、この様な従来の方法で形成した高
融点金属シリサイドの酸化膜の絶縁耐圧は、シリ
コンそのものを熱酸化して形成した酸化シリコン
膜より相当に低く、従つて集積回路装置における
誘電体膜や層間絶縁膜としての応用に対して必ず
しも充分満足できるものではなかつた。
本発明は、上記従来の方法における問題点を大
幅に改良した新規な半導体装置の製造方法を提供
するものである。本発明による半導体装置の製造
方法は、シリコン上に高融点金属膜を堆積し、該
高融点金属膜の上からイオン注入を行なうことに
より該高融点金属膜と前記シリコンとの界面を混
合し、次いで非酸化性雰囲気中で加熱して前記高
融点金属と前記シリコンを反応せしめて高融点金
属シリサイド膜を形成した後、未反応の高融点金
属を除去し、次いで酸化性雰囲気中で熱酸化する
ことにより該高融点金属シリサイド表面に酸化膜
を形成することを特徴とするものである。
幅に改良した新規な半導体装置の製造方法を提供
するものである。本発明による半導体装置の製造
方法は、シリコン上に高融点金属膜を堆積し、該
高融点金属膜の上からイオン注入を行なうことに
より該高融点金属膜と前記シリコンとの界面を混
合し、次いで非酸化性雰囲気中で加熱して前記高
融点金属と前記シリコンを反応せしめて高融点金
属シリサイド膜を形成した後、未反応の高融点金
属を除去し、次いで酸化性雰囲気中で熱酸化する
ことにより該高融点金属シリサイド表面に酸化膜
を形成することを特徴とするものである。
本発明による方法によつて形成した高融点金属
シリサイドの酸化膜では従来の方法によつて形成
したものより大幅な絶縁耐圧の向上が得られる
が、これは、本発明による方法によつて形成され
た高融点金属シリサイドの表面が極めて平滑であ
るということと、さらにその様な平滑な高融点金
属シリサイドを酸化性雰囲気中で熱処理した場合
に形成される酸化膜の厚さも極めて均一でさらに
酸化膜と高融点金属シリサイドとの界面も平坦で
あるという発明者らが見出した事実によるものと
考えられる。
シリサイドの酸化膜では従来の方法によつて形成
したものより大幅な絶縁耐圧の向上が得られる
が、これは、本発明による方法によつて形成され
た高融点金属シリサイドの表面が極めて平滑であ
るということと、さらにその様な平滑な高融点金
属シリサイドを酸化性雰囲気中で熱処理した場合
に形成される酸化膜の厚さも極めて均一でさらに
酸化膜と高融点金属シリサイドとの界面も平坦で
あるという発明者らが見出した事実によるものと
考えられる。
以下、本発明による方法の実施例を図を用いて
詳細に説明する。第１図ａ〜ｆの各図は本発明に
よる方法を半導体装置中に組込まれる薄膜蓄電器
の製作へ応用した場合の第１の実施例における主
要製造工程での薄膜蓄電器部の断面の模式図を示
したもののである。ｐ型シリコン基板１１の表面
に熱酸化によつて酸化シリコン膜１２を形成した
後、周知のホトエツチング技術を用いて開口１３
を設ける（ａ図）。次にスパツタ法を用いてモリ
ブデン膜１４を350Åの厚さに堆積した後、加速
電圧160keVの砒素イオン１５を５×1015cm-2だ
けイオン注入する（ｂ図）。その際開口１３以外
の領域では、モリブデン膜１４を貫通した砒素イ
オンは厚い酸化膜１２によりマスクされるのでシ
リコン基板１１中にまで達することはない。開口
部１３においては、大部分の砒素イオンはモリブ
ン膜１４を貫通してシリコン基板１１中に注入さ
れるとともに、モリブデン膜１４とシリコン基板
１１との界面はイオン衝撃によつて混合される。
次に600℃の水素雰囲気中でアニールすると開口
部１３のモリブデンは完全にモリブデンシリサイ
ドMoSi216に変換される（ｃ図）。なお、上述の
イオン注入の際にイオン注入電流が大きくイオン
注入速度が充分大きい場合には、イオン注入によ
つて生じる基板の温度上昇が400℃程度以上にも
なり、その際イオン注入による界面の混合効果と
前記温度上昇が相乗的に作用してイオン注入時に
シリサイド形成が自動的に行われてしまう。この
様な場合には上記600℃でのシリサイド形成のた
めの熱処理を省略してもさしつかえない。次に過
酸化水素水中に試料を浸漬することにより未反応
のモリブデン、即ち、酸化シリコン膜１２上のモ
リブデン膜を選択的にエツチング除去できる。更
に、硅素注入層１７を電気的に活性化させるため
1000℃の窒素ガス中で熱処理することによりモリ
ブデンシリサイドMoSi2層１６の下に高濃度に砒
素をドープしたn+層１７が形成される（ｄ図）。
次に950℃の酸素ガス中で熱処理することにより
モリブデンシリサイド層１６の上に酸化シリコン
膜１８を300Åの厚さに形成した（ｅ図）。次に周
知の真空蒸着法及びホトエツチング法を用いてア
ルミニウムからなる対向電極１９を形成すること
により薄膜蓄電器を作製した（ｆ図）。この様に
して作製した薄膜蓄電器の電極１６と１９との間
の絶縁耐圧の平均値は12Vでかつその標準偏差は
1.5Vであつた。一方従来のの方法、すなわち、
モリブデン薄膜を被着する前に予め開口部に硅素
をイオン注入しておいてからモリブデン薄膜を被
着した後にシリサイド化した場合には、それらの
値はそれぞれ4.5V及び3Vであり、本発明による
方法で作製したものに比して著しく劣つていた。
詳細に説明する。第１図ａ〜ｆの各図は本発明に
よる方法を半導体装置中に組込まれる薄膜蓄電器
の製作へ応用した場合の第１の実施例における主
要製造工程での薄膜蓄電器部の断面の模式図を示
したもののである。ｐ型シリコン基板１１の表面
に熱酸化によつて酸化シリコン膜１２を形成した
後、周知のホトエツチング技術を用いて開口１３
を設ける（ａ図）。次にスパツタ法を用いてモリ
ブデン膜１４を350Åの厚さに堆積した後、加速
電圧160keVの砒素イオン１５を５×1015cm-2だ
けイオン注入する（ｂ図）。その際開口１３以外
の領域では、モリブデン膜１４を貫通した砒素イ
オンは厚い酸化膜１２によりマスクされるのでシ
リコン基板１１中にまで達することはない。開口
部１３においては、大部分の砒素イオンはモリブ
ン膜１４を貫通してシリコン基板１１中に注入さ
れるとともに、モリブデン膜１４とシリコン基板
１１との界面はイオン衝撃によつて混合される。
次に600℃の水素雰囲気中でアニールすると開口
部１３のモリブデンは完全にモリブデンシリサイ
ドMoSi216に変換される（ｃ図）。なお、上述の
イオン注入の際にイオン注入電流が大きくイオン
注入速度が充分大きい場合には、イオン注入によ
つて生じる基板の温度上昇が400℃程度以上にも
なり、その際イオン注入による界面の混合効果と
前記温度上昇が相乗的に作用してイオン注入時に
シリサイド形成が自動的に行われてしまう。この
様な場合には上記600℃でのシリサイド形成のた
めの熱処理を省略してもさしつかえない。次に過
酸化水素水中に試料を浸漬することにより未反応
のモリブデン、即ち、酸化シリコン膜１２上のモ
リブデン膜を選択的にエツチング除去できる。更
に、硅素注入層１７を電気的に活性化させるため
1000℃の窒素ガス中で熱処理することによりモリ
ブデンシリサイドMoSi2層１６の下に高濃度に砒
素をドープしたn+層１７が形成される（ｄ図）。
次に950℃の酸素ガス中で熱処理することにより
モリブデンシリサイド層１６の上に酸化シリコン
膜１８を300Åの厚さに形成した（ｅ図）。次に周
知の真空蒸着法及びホトエツチング法を用いてア
ルミニウムからなる対向電極１９を形成すること
により薄膜蓄電器を作製した（ｆ図）。この様に
して作製した薄膜蓄電器の電極１６と１９との間
の絶縁耐圧の平均値は12Vでかつその標準偏差は
1.5Vであつた。一方従来のの方法、すなわち、
モリブデン薄膜を被着する前に予め開口部に硅素
をイオン注入しておいてからモリブデン薄膜を被
着した後にシリサイド化した場合には、それらの
値はそれぞれ4.5V及び3Vであり、本発明による
方法で作製したものに比して著しく劣つていた。
次に第２の実施例について説明する。この実施
例においては高融点金属と反応させてシリサイド
を形成するためのシリコンとして絶縁膜上に形成
した単結晶シリコン薄膜を用いた。第２図ａ〜ｆ
は本発明の第２の実施例を説明するための図で、
第１の実施例と同様に薄膜蓄電器を組込んだ半導
体装置の主要製造工程における該薄膜蓄電器部の
断面の模式図である。シリコン単結晶基板２１上
に形成された酸化シリコン膜２２に開口２３を設
けた（ａ図）後、多結晶シリコン膜２４を化学蒸
着法によつて堆積する。（ｂ図）。次に周知のレー
ザアニール法、すなわち連続発振レーザ光の走査
により該多結晶シリコン膜２４を単結晶化する。
この際開口部２３の単結晶シリコン基板を種にし
て、単結晶を開口部２３から横方向に成長させる
いわゆるlateral seeding法を用いた。次に周知
の選択酸化技術を用いて酸化シリコン膜２５で囲
まれたシリコン単結晶薄膜からなる島状の領域２
４′を形成する（ｃ図）。これ以後は、第１の実施
例の場合と同様の工程により第２図ｄに示した様
なn+層２７上に形成されたモリブデンシリサイ
ド層２６を酸化して形成した薄い酸化膜２８を絶
縁層とし、アルニウムを上部電極２９とした薄膜
蓄電器を作製した。
例においては高融点金属と反応させてシリサイド
を形成するためのシリコンとして絶縁膜上に形成
した単結晶シリコン薄膜を用いた。第２図ａ〜ｆ
は本発明の第２の実施例を説明するための図で、
第１の実施例と同様に薄膜蓄電器を組込んだ半導
体装置の主要製造工程における該薄膜蓄電器部の
断面の模式図である。シリコン単結晶基板２１上
に形成された酸化シリコン膜２２に開口２３を設
けた（ａ図）後、多結晶シリコン膜２４を化学蒸
着法によつて堆積する。（ｂ図）。次に周知のレー
ザアニール法、すなわち連続発振レーザ光の走査
により該多結晶シリコン膜２４を単結晶化する。
この際開口部２３の単結晶シリコン基板を種にし
て、単結晶を開口部２３から横方向に成長させる
いわゆるlateral seeding法を用いた。次に周知
の選択酸化技術を用いて酸化シリコン膜２５で囲
まれたシリコン単結晶薄膜からなる島状の領域２
４′を形成する（ｃ図）。これ以後は、第１の実施
例の場合と同様の工程により第２図ｄに示した様
なn+層２７上に形成されたモリブデンシリサイ
ド層２６を酸化して形成した薄い酸化膜２８を絶
縁層とし、アルニウムを上部電極２９とした薄膜
蓄電器を作製した。
この様に本発明による方法を用いて作製した薄
膜蓄電器においては、従来の方法、すなわち、予
めシリコン単結晶領域に砒素のドーピングを行つ
ておいてからモリブデン薄膜を堆積した後、モリ
ブデンとn+層との反応によつてモリブデンシリ
サイドを形成し、該モリブデンシリサイド膜を熱
酸化するという工程で作製した場合に比して、第
１の実施例の場合とほぼ同程度の耐圧の向上が得
られた。
膜蓄電器においては、従来の方法、すなわち、予
めシリコン単結晶領域に砒素のドーピングを行つ
ておいてからモリブデン薄膜を堆積した後、モリ
ブデンとn+層との反応によつてモリブデンシリ
サイドを形成し、該モリブデンシリサイド膜を熱
酸化するという工程で作製した場合に比して、第
１の実施例の場合とほぼ同程度の耐圧の向上が得
られた。
第３の実施例は、シリコン薄膜として多結晶シ
リコンを用いた場合である。第２の実施例におい
て多結晶膜（第２図ｂにおける２４）の単結晶化
工程を省略した場合、すなわち、第２図ｃにおけ
る島状領域２４′が多結晶シリコン膜である場合
にも本発明による方法を用いて形成した薄膜蓄電
器は従来の方法によつて形成したものに比して著
しい耐圧の向上が得られた。
リコンを用いた場合である。第２の実施例におい
て多結晶膜（第２図ｂにおける２４）の単結晶化
工程を省略した場合、すなわち、第２図ｃにおけ
る島状領域２４′が多結晶シリコン膜である場合
にも本発明による方法を用いて形成した薄膜蓄電
器は従来の方法によつて形成したものに比して著
しい耐圧の向上が得られた。
上述の実施例においては、高融点金属を堆積す
るシリコンとしてはいずれも比抵抗が数Ω・cmの
基板、または、ドーピングを行つていないシリコ
ン薄膜を用いたが、高濃度にドーピングしたシリ
コン基板またはシリコン薄膜に対しても本発明に
よる方法は有効に適用できた。また、イオン注入
におけるイオンの種類も族や族のドーパント
イオンの他、目的によりシリコン、アルゴンある
いは金属イオン等種々のイオンを用いることがで
きる。更に、モリブデン以外の高融点金属（タン
グステン、タンタル、チタン、ニオブ、ハフニウ
ム）に対しても本発明による方法が有効に適用で
きた。
るシリコンとしてはいずれも比抵抗が数Ω・cmの
基板、または、ドーピングを行つていないシリコ
ン薄膜を用いたが、高濃度にドーピングしたシリ
コン基板またはシリコン薄膜に対しても本発明に
よる方法は有効に適用できた。また、イオン注入
におけるイオンの種類も族や族のドーパント
イオンの他、目的によりシリコン、アルゴンある
いは金属イオン等種々のイオンを用いることがで
きる。更に、モリブデン以外の高融点金属（タン
グステン、タンタル、チタン、ニオブ、ハフニウ
ム）に対しても本発明による方法が有効に適用で
きた。
また上述の実施例ではイオン注入後にモリブデ
ンを完全にモリブデンシリサイドMoSi2に変換す
るための工程として、水素雰囲気中のアニールを
用いたが、何もこれに限る必要はなく、窒素雰囲
気中、不活性雰囲気中、真空中のアニール等を用
いてもよい。
ンを完全にモリブデンシリサイドMoSi2に変換す
るための工程として、水素雰囲気中のアニールを
用いたが、何もこれに限る必要はなく、窒素雰囲
気中、不活性雰囲気中、真空中のアニール等を用
いてもよい。
上述の如く本発明による方法を用いて形成した
高融点金属シリサイドの酸化膜は優れた絶縁耐圧
を有し、集積回路装置の配線間の絶縁層、ダイナ
ミツク型ランダムアクセスメモリ装置を構成する
蓄電器の誘電体、更には本発明の方法によつて形
成した酸化膜上に単結晶シリコン膜を形成してな
る高融点金属シリサイドをゲート電極とし、該シ
リサイドの酸化膜をゲート絶縁膜としたMOS型
トランジスタ、等の作製に有効に応用することが
できる。
高融点金属シリサイドの酸化膜は優れた絶縁耐圧
を有し、集積回路装置の配線間の絶縁層、ダイナ
ミツク型ランダムアクセスメモリ装置を構成する
蓄電器の誘電体、更には本発明の方法によつて形
成した酸化膜上に単結晶シリコン膜を形成してな
る高融点金属シリサイドをゲート電極とし、該シ
リサイドの酸化膜をゲート絶縁膜としたMOS型
トランジスタ、等の作製に有効に応用することが
できる。
第１図及び第２図は本発明による方法の実施例
における主要工程での断面の模式図。図中の番号
はそれぞれ以下のものを示している。 １１，２１……シリコン基板、１２，２２……
酸化シリコン膜、１３，２３……シリコン酸化膜
の開口、１４……モリブデン膜、１５……砒素イ
オンビーム、１６，２６……モリブデンシリサイ
ド、１７，２７……n+層、１８，２８……モリ
ブデンシリサイドの酸化膜、１９，２９……アル
ミニウム電極。
における主要工程での断面の模式図。図中の番号
はそれぞれ以下のものを示している。 １１，２１……シリコン基板、１２，２２……
酸化シリコン膜、１３，２３……シリコン酸化膜
の開口、１４……モリブデン膜、１５……砒素イ
オンビーム、１６，２６……モリブデンシリサイ
ド、１７，２７……n+層、１８，２８……モリ
ブデンシリサイドの酸化膜、１９，２９……アル
ミニウム電極。
Claims (1)
- １ シリコン上に高融点金属膜を堆積し、該高融
点金属膜の上からイオン注入を行なうことにより
該高融点金属膜と前記シリコンとの界面を混合し
次いで非酸化性雰囲気中で加熱して前記高融点金
属と前記シリコンを反応せしめて高融点金属シリ
サイド膜を形成した後未反応の高融点金属を除去
し、次いで酸化性雰囲気中で熱酸化することによ
り、該高融点金属シリサイド表面に酸化膜を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017362A JPS58134427A (ja) | 1982-02-05 | 1982-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017362A JPS58134427A (ja) | 1982-02-05 | 1982-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134427A JPS58134427A (ja) | 1983-08-10 |
| JPH0154853B2 true JPH0154853B2 (ja) | 1989-11-21 |
Family
ID=11941917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57017362A Granted JPS58134427A (ja) | 1982-02-05 | 1982-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134427A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274325A (ja) * | 1985-05-29 | 1986-12-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6242524A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56158454A (en) * | 1980-05-12 | 1981-12-07 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1982
- 1982-02-05 JP JP57017362A patent/JPS58134427A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58134427A (ja) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JPH0523055B2 (ja) | ||
| JP2001274380A (ja) | 半導体装置およびその製造方法 | |
| EP0051500B1 (en) | Semiconductor devices | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JP3119190B2 (ja) | 半導体装置の製造方法 | |
| JPH0154853B2 (ja) | ||
| JPH10209291A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0147012B2 (ja) | ||
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPS6165470A (ja) | 半導体集積回路装置 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP2563317B2 (ja) | 半導体装置の製造方法 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1131791A (ja) | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 | |
| JP2827881B2 (ja) | 半導体装置の製造方法 | |
| JPS59208772A (ja) | 半導体装置の製造方法 | |
| JPH01103873A (ja) | 半導体装置の製造方法 | |
| JPS5951128B2 (ja) | 半導体装置 | |
| JPH0434820B2 (ja) | ||
| JP3791500B2 (ja) | 半導体装置の製法 | |
| JPH0228893B2 (ja) |