JPH0155473B2

JPH0155473B2 -

Info

Publication number: JPH0155473B2
Application number: JP57118994A
Authority: JP
Inventors: Takehisa Amano
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1982-07-08
Filing date: 1982-07-08
Publication date: 1989-11-24
Also published as: JPS599697A

Description

【発明の詳細な説明】この発明は、電子オルガン等の電子楽器におけ
る自動リズム演奏装置の改良に関する。

従来、この種の自動リズム演奏装置としては、
リズムパターンをリズム毎の各リズム楽器の楽器
別駆動データ（二値論理データ）として記憶した
リズムパターンメモリを設けると共に、各リズム
楽器の楽器音信号を発生するリズム音源回路を設
け、テンポ信号の計数値に従つて前記リズムパタ
ーンメモリから所定のリズムの楽器別駆動データ
を順次読み出し、この楽器別駆動データによつて
前記リズム音源回路を駆動するようにしたものが
ある。

ところで、実際のリズム演奏においては、リズ
ムテンポに応じてリズム楽器（打楽器）の演奏方
法を若干変えるため、リズムテンポが異なれば当
然各リズム楽器から発生される楽器音も異なつた
ものとなる。しかしながら前述した従来の自動リ
ズム演奏装置においては、リズムテンポを変化さ
せても発生される楽器音の時間間隔が変化される
だけで楽器音自体（すなわちピツチ、音色、エン
ベローブ等）は変化しないため、実際のリズム演
奏に比べて今一歩効果をあげられないという問題
があつた。

この発明は、以上の事情に鑑み、リズムテンポ
を変化させた場合、発生される楽器音もこのリズ
ムテンポの変化に応じて変化されるようにした自
動リズム演奏装置を提供するもので、リズム種類
を選択するリズム種類選択手段と、リズム演奏の
テンポを設定するテンポ設定手段と、前記リズム
種類選択手段で選択可能な各種リズム種類に対応
した複数のリズムパターンを記憶し、該リズム種
類選択手段で選択されたリズム種類に対応するリ
ズムパターンを前記テンポ設定手段によつて設定
されたテンポに従つて順次発生するリズムパター
ン発生手段と、各種リズム楽器音にそれぞれ対応
するリズム楽器音波形を記憶するとともに、少な
くとも１つのリズム楽器音については異なるリズ
ムテンポに対応してピツチ、音色のうち少なくと
も１つが異なる複数のリズム楽器音波形を記憶し
た波形メモリを有し、前記リズムパターン発生手
段から発生されるリズムパターンに従つて該波形
メモリから各リズム楽器音に対応するリズム楽器
音波形を読み出すことにより各リズム楽器音を発
生するリズム音源手段と前記少なくとも１つのリ
ズム楽器音についての複数のリズム楽器音波形の
うち前記リズム音源手段から発生すべきリズム楽
器音波形を、前記テンポ設定手段によつて設定さ
れたテンポに応じて選択指定するリズム音制御手
段とを具え、前記リズム音源手段から発生される
リズム楽器音に従つて自動リズム演奏を行なうよ
うにしたものである。

以下、この発明による自動リズム演奏装置の一
実施例を図面を参照しながら詳細に説明する。

第１図はこの実施例の概略構成を示す回路図で
ある。この図において、リズムパターンメモリ１
は選択し得る各リズム（例えばワルツ、スイン
グ、ルンバ、ジヤズロツク等）における各リズム
楽器（例えばシンバル、バスドラム、コンガ、ボ
ンゴ等）の楽器別駆動データが記憶されたリード
オンリメモリ（ROM）である。すなわちこのリ
ズムパターンメモリ１には、各ビツトが前記各リ
ズム楽器に１対１で対応し、かつリズム楽器の種
類と同数のビツトを１語とする楽器別駆動データ
が、各リズムに対応してリズムの進行順に記憶さ
れている。次にリズム選択スイツチ２は前記各リ
ズムから演奏者の希望するリズムを選択するため
のスイツチであり、この電子楽器の操作パネル部
に設けられている。このリズム選択スイツチ２か
らは選択されたリズムを示す信号RS（コード信
号）が出力される。符号３は、前記操作パネル部
に設けられたリズムテンポ調整用のスライド型の
操作子であり、テンポ制御データ発生器４はこの
操作子３に連動する可変抵抗器（図示略）の抵抗
値に応じて前記操作子３のスライド位置に対応し
たリズムテンポを示すリズム制御データTMPを
出力する。リズムパターン読出回路５は、前記信
号RSおよびデータTMPに基づいて生成したアド
レス信号Ａ１をリズムパターンメモリ１のアドレ
ス入力端子ADへ供給し、同メモリ１から前記リ
ズム選択スイツチ２によつて選択されたリズムの
リズムパターン、すなわち同リズムの楽器別駆動
データを順次読み出す。すなわちこのリズムパタ
ーン読出回路５は、信号RSに基づいて前記アド
レス信号Ａ１を、リズムパターンメモリ１におけ
る選択されたリズムの楽器別駆動データ群が記憶
されている領域を指定するように設定する一方、
このアドレス信号Ａ１をデータTMPが示すリズ
ムテンポで順次変化させ、これによつて前記領域
の各楽器別駆動データを前記操作子３のスライド
位置に応じたリズムテンポで順次繰り返して読み
出す。このリズムパターンメモリ１から読み出さ
れた楽器別駆動データRDはリズム音源回路６へ
供給される。リズム音源回路６は、楽器別駆動デ
ータRDの各ビツトに１対１に対応し、かつ互い
に種類の異なるリズム楽器の楽器音信号発生手段
が設けられてなるもので、楽器別駆動データRD
が供給された場合、この楽器別駆動データRDに
おける“１”のビツトに対応する各楽器音信号発
生手段が駆動されるようになつている。そしてこ
の場合、リズム音源回路６は、各楽器音信号発生
手段が発生する楽器音信号を、前記テンポ制御デ
ータ発生器４から供給されるデータTMPに応じ
て変化させるようになつている。そしてこのリズ
ム音源回路６の各楽器音信号発生手段が発生した
楽器音信号は合成された後増幅器７へ供給され、
ここで増幅されてスピーカ８へ供給されリズム音
として発音されるようになつている。

次に第１図におけるリズム音源回路６の詳細な
構成を第２図のブロツク図を参照して説明する。

まずこの第２図に示すリズム音源回路６の概略
を述べると、このリズム音源回路６は、いわゆる
コンテイニユアス・ウエーブ・メモリ方式を用い
たものであり、16種類のリズム楽器の楽器音信号
を時分割的に発生するように構成され、かつ発生
する楽器音信号をリズムテンポに応じて４段階に
変化し得るように構成されている。すなわち第２
図の波形メモリ１０には第３図に示すように、16
種類のリズム楽器（シンバル、バスドラム、ハイ
コンガ、……マラカス）の楽器音が、各楽器毎に
リズムテンポに応じて４種類ずづPCMコードを
用いて記憶されている。この場合、シンバルの楽
器音を例にとると、シンバル＃１はリズムテンポ
が最も遅い段階に属する場合のシンバルの楽器
音、シンバル＃２はリズムテンポがこれより１段
速い段階に属する場合のシンバル楽器音、以下、
シンバル＃３、＃４の順にリズムテンポが速い場
合のシンバルの楽器音が各々記憶された領域を示
している。またバスドラム、ハイコンガ、……マ
ラカスの各楽器音についても同様である。そして
前記楽器別駆動データRDが供給され、同データ
RDにおける“１”のビツトに対応するリズム楽
器の楽器音をこの波形メモリ１０から読み出す場
合、同リズム楽器の４種類あるいは楽器音から前
記データTMPに応じた楽器音を読み出すように
なつている。

以下、このリズム音源回路６を詳述すると、テ
ンポ判別回路１１はデータTMPが示すリズムテ
ンポを４段階に分け、これら各段階を２ビツトの
信号として出力する。すなわちこのテンポ判別回
路１１はリズムテンポが一番遅い段階に属してい
れば“00”の信号を出力し、一番速い段階に属し
ていれば“11”の信号を出力し、これらの中間の
２つの段階においては遅い方に属する場合は
“01”、速い方に属する場合は“10”の信号を各々
出力する。この２ビツトの信号は後述するアドレ
スメモリ１３のアドレス入力端子ADへ下位ビツ
ト側のアドレス信号として供給される。チヤンネ
ルカウンタ１２は前記波形メモリ１０の16種類の
リズム楽器の楽器音（すなわち16チヤンネル分の
情報）を時分割的に読み出す場合の読み出し順序
およびタイミングを決める４ビツトの２進カウウ
ンタである。このチヤンネルカウンタ１２はクロ
ツクφを常時計数し、その計数値を４ビツトの信
号として出力する。なお、前記クロツクφの周期
はこの電子楽器における最小リズム単位時間より
充分短かい時間となつている。このチヤンネルカ
ウンタ１２が出力する４ビツトの信号はアドレス
メモリ１３のアドレス入力端子ADへ上位ビツト
側のアドレス信号として供給される。アドレスメ
モリ１３は前記波形メモリ１０から楽器音を読み
出す場合の読み出し開始番地（スタートアドレ
ス）と読み出し語数（レンジ）とが各々記憶され
ているリードオンメモリ（ROM）である。この
場合、アドレスメモリ１３のスタートアドレスメ
モリ１３ａには前記波形メモリ１０における各楽
器音の記憶領域（シンバル＃１、シンバル＃２、
……マラカス＃４）の各先頭番地がL₁，L₂，L₃，
…，L₆₄の順に記憶され、またこのアドレスメモ
リ１３のレンジメモリ１３ｂには前記各楽器音の
記憶領域の各語数がN1、N2、N3、…、N64の
順に記憶されるようになつている。そしてこのア
ドレスメモリ１３は前記テンポ判別回路１１およ
びチヤンネルカウンタ１２からアドレス信号が供
給された場合、これらスタートアドレスメモリ１
３ａとレンジメモリ１３ｂとから並列にデータの
読み出しを行なうようになつている。すなわち例
えばチヤンネルカウンタ１２から“0000”なる信
号が供給され、かつテンポ判別回路１１から
“00”なる信号が供給された場合は、スタートア
ドレスメモリ１３ａから「L1」なるデータが読
み出されると共に、レンジメモリ１３ｂから
「N1」なるデータが読み出され、また例えばチヤ
ンネルカウンタ１２から“0001”なる信号が供給
され、かつテンポ判別回路１１から“11”なる信
号が供給された場合は、スタートアドレスメモリ
１３ａから「L8」なるデータが読み出されると
共に、レンジメモリ１３ｂから「N8」なるデー
タが読み出される。そしてスタートアドレスメモ
リ１３ａから読み出されたデータSAは加算回路
１４の一方の入力端子Ａに供給され、またレンジ
メモリ１３ｂから読み出されたデータRGは比較
器１５の一方の入力端子Ａに供給される。

一方、第１図のリズムパターンメモリ１から読
み出された楽器別駆動データRD（この場合は16
ビツトのデータ）は並列直列変換回路（以下、
Ｐ／Ｓ変換回路と略称する）１６に供給される。
このＰ／Ｓ変換回路１６はこのデータRDを並列
に取り込むと、同データRDをクロツクφに従つ
て順次１ビツトずつ直列に出力する。このＰ／Ｓ
変換回路１６から出力された直列データはオアゲ
ート１７を介して１ビツト16ステージのシフトレ
ジスタ１８へ供給され、同じくクロツクφによつ
て同シフトレジスタ１８に取り込まれる。このシ
フトレジスタ１８の直列出力は、波形メモリ１０
の読出指令端子RCに供給されると共に、インバ
ータ１９の出力信号が“１”信号である場合はア
ンドゲート２０とオアゲート１７とを順次介して
同シフトレジスタ１８の入力端子Ｉに供給される
ようになつている。したがつて、このシフトレジ
スタ１８から出力された“１”のビツトはその時
点でインバータ１９の出力信号が“１”信号であ
れば次のクロツクφによつて再びこのシフトレジ
スタ１８に取り込まれて失なわれることはない。
このシフトレジスタ１８の出力端子Ｏに得られる
信号はゲート２１のエネーブル端子ENにも供給
されている。

次にゲート２１とシフトレジスタ２２と加算回
路２３とからなる部分は、波形メモリ１０から各
楽器音を読み出す場合、各楽器音の記憶領域のデ
ータ読み出し番地を時分割的に進めるためのもの
である。この部分において、シフトレジスタ２２
は各ステージが前記語数N1〜N64のうちの最大
語数を計数するに充分なだけのビツトを持つ16ス
テージのシフトレジスタであり、クロツクφに従
つてシフトが行なわれるようになつている。この
シフトレジスタ２２の出力データD1は前記加算
回路１４の他方の入力端子Ｂへ供給されると共に
加算回路２３の一方の入力端子Ａへ供給される。
この加算回路２３の他方の入力端子ＢにはLSB
だけが“１”のデータが供給されるようになつて
おり、したがつてこの加算回路２３の出力データ
D2は前記データD1に値「１」を加算した値とな
る。このデータD2は前記比較器１５の他方の入
力端子Ｂへ供給されると共に、ゲート２１へ供給
される。このゲート２１は、そのエネーブル端子
ENに“１”信号が供給されると開状態となつて
前記データD2をシフトレジスタ２２の入力端子
Ｉへ供給する。したがつて、このゲート２１、シ
フトレジスタ２２および加算回路２３からなる部
分においては、ゲート２１のエネーブル端子EN
に“１”信号が供給されている時にシフトレジス
タ２２から出力されたデータD1は、値「１」が
加算されて（すなわちインクリメントされて）再
びシフトレジスタ２２に取り込まれ、一方ゲート
２１のエネーブル端子ENに“０”信号が供給さ
れている時にシフトレジスタ２２から出力された
データD1は、失なわれて値「０」となる。

次にこの第２図に示すリズム音源回路の全体の
動作を以下に説明する。

まず、演奏者がリズムテンポを一番速い状態に
設定していたとする。この場合、テンポ判別回路
１１は“11”なる信号を出力している。そして
今、第１図のリズムパターンメモリ１からシンバ
ルとバスドラムの各楽器音を発音させるような楽
器別駆動データRD、すなわち“110……０”な
る16ビツトのデータが読み出されたとする。

この場合、前記データRDはＰ／Ｓ変換回路１
６を介してシフトレジスタ１８に１ビツトずつ順
次取り込まれ、このシフトレジスタ１８において
は、全てのビツト（16ビツト）が取り込まれた時
点で、出力端子Ｏ側から入力端子Ｉ側に向つて
“１”、“１”、“０”、…、“０”の順に配列された
状態となる。そしてこの時点においてチヤンネル
カウンタ１２の計数出力信号は“0000”となる
（このように同期がとられている）。この結果、ス
タートアドレスメモリ１３ａからデータSAとし
て値「L4」が読み出され、またレンジメモリ１
３ｂからはデータRGとして値「N4」が読み出さ
れる。またこの時点においては、前回の楽器別駆
動データRD（現在のデータRDの一つ前のデータ
RD）の処理が全て完了しているので、シフトレ
ジスタ２２の各ステージのデータは全て「０」で
あり、データD1は「０」である。したがつてこ
の時点においては、加算回路１４の出力データ
D3は値「L4」となり、このデータD3はアドレス
信号として波形メモリ１０のアドレス入力端子
ADに供給される。またこの時、波形メモリ１０
の読出指令端子RCにはシフトレジスタ１８の出
力端子Ｏから“１”信号が供給されているから、
同メモリ１０のL4番地のデータ、すなわちシン
バル＃４の１語目のPCMデータが読み出される。
このPCMデータはアキユームレータ２４に供給
される。またこの時点においては加算回路２３の
出力データD2は値「１」であるから、比較器１
５は値「N4」と値「１」との比較結果である
“０”信号を出力端子EQから出力してインバータ
１９へ供給している。したがつてこのインバータ
１９の出力信号は“１”信号となつている。また
この時点においてはシフトレジスタ１８から出力
される“１”信号がアンドゲート２０とオアゲー
ト１７とを順次介して同シフトレジスタ１８の入
力端子に供給されている。またシフトレジスタ１
８が出力する“１”信号は、ゲート２１を開状態
にしているから、前記データD2すなわち値「１」
がシフトレジスタ２２の入力端子Ｉに供給されて
いる。

ここで、次のクロツクφが発生していたとす
る。この場合チヤンネルカウンタ１２の出力信号
は“0001”となるから、スタートアドレスメモリ
１３ａからデータSAとして値「L8」が読み出さ
れ、またレンジメモリ１３ｂからデータRGとし
て値「N8」が読み出される。またこの場合、シ
フトレジスタ１８，２２は各々１ステージ分シフ
トされるから、シフトレジスタ１８の内容は出力
端子Ｏ側から入力端子Ｉ側に向つて“１”、“０”、
……、“０”、“１”となり、またシフトレジスタ
２２の内容は出力端子Ｏ側から入力端子Ｉ側に向
つて「０」、……、「０」、「１」となる。すなわち
この場合、データD1は「０」、データD3は値
「L8」、データD2は「１」、比較器１５の出力端子
EQの信号は“０”信号、シフトレジスタ１８の
出力信号は“１”信号、シフトレジスタ２２の入
力データは値「１」となる。したがつてこの場合
は、波形メモリ１０のL8番地のデータ、すなわ
ちバスドラム＃４の１語目のPCMデータが読み
出され、同PCMデータはアキユームレータ２４
に供給される。

次いで、次のクロツクφが発生したとする。こ
の場合、チヤンネルカウンタ１２の出力信号は
“0010”となるから、スタートアドレスメモリ１
３ａからデータSAとして値「L12」が読み出さ
れる一方、レンジメモリ１３ｂからデータRGと
して値「N12」が読み出される。またこの場合、
シフトレジスタ１８，２２は各々１ステージ分シ
フトされるから、シフトレジスタ１８の内容は出
力端子Ｏ側から入力端子Ｉ側に向つて“０”、…
…、“０”、“１”、“１”となり、またシフトレジ
スタ２２の内容は出力端子Ｏ側から入力端子Ｉ側
に向つて「０」、……、「０」、「１」、「１」とな
る。すなわちこの場合、データD1は「０」、デー
タD3は「L12」、データD2は「１」、比較器１５
の出力端子EQの信号は“０”信号、シフトレジ
スタ１８の出力信号は“０”信号、シフトレジス
タ２２の入力データは「０」となる。したがつて
この場合、波形メモリ１０のアドレス入力端子
ADには値「L12」が供給されるが、読出指令端
子RCには“０”信号が供給されるため、同波形
メモリ１０のデータの読み出しは行なわれない。

以下、クロツクφが順次発生された場合、上述
した原理に基づいて動作が行なわれるが、チヤン
ネルカウンタ１２の計数出力信号が“1111”に到
達した時点までは、シフトレジスタ１８の出力信
号がいずれの場合も“０”であるから、波形メモ
リ１０のPCMデータの読み出しは行なわれない。

以上が、前述した現在の楽器別駆動データRD
に対する楽器音の時分割読み出し過程における１
スキヤン目の動作である。この１スキヤン目にお
いてアキユームレータ２４によつてデジタル的に
合成されたPCMデータはＤ／Ａ変換器２５へ供
給され、ここでアナログ信号に変換されて第１図
に示した増幅器７へ供給される。

次に、この時点に続いて、次のクロツクφが発
生したとする。この場合、チヤンネルカウンタ１
２の出力信号は再び“0000”となるから、スター
トアドレスメモリ１３ａからデータSAとしてデ
ータ「L4」が読み出され、またレンジメモリ１
３ｂからデータRGとしてデータ「N4」が読み出
される。またこの場合、シフトレジスタ１８の内
容は出力端子Ｏ側から入力端子Ｉ側に向つて再び
“１”、“１”、“０”、……、“０”となり、またシ
フトレジスタ２２の内容は出力端子Ｏ側から入力
端子Ｉ側に向つて「１」、「１」、「０」、………、
「０」となる。すなわちこの場合、データD1は
「１」、データD3は「L4＋１」、データD2は
「２」、比較器１５の出力端子EQの信号は“０”
信号、シフトレジスタ１８の出力信号は“１”信
号、シフトレジスタ２２の入力データは「２」と
なる。したがつてこの場合、波形メモリ１０の
（L4＋１）番地のデータ、すなわちシンバル＃４
の２語目のPCMデータが読み出される。

次いで、次のクロツクφが発生すると、上述し
た動作と同様にして波形メモリ１０の（L8＋１）
番地のデータ、すなわちバスドラム＃４の２語目
のPCMデータが読み出され、また以下順次クロ
ツクφが発生されチヤンネルカウンタ１２の計数
出力信号が“0010”から“1111”まで変化する間
には波形メモリ10のデータ読み出しは行なわれな
い。

以上が前記データRDに対する楽器音の時分割
読み出し過程における２スキヤン目の動作であ
る。

以下同様にして、シフトレジスタ２２の各ステ
ージにおける「０」以外のデータが16ステージ分
シフトされる毎に（１スキヤン毎に）インクリメ
ントされ、これによつてシンバル＃４およびバス
ドラム＃４の３語目以降のPCMデータが順次読
み出されてゆく。

そしてN4スキヤン目の動作が開始されたとす
る（ただし、N4＜N8と仮定する。）。この場合チ
ヤンネルカウンタ１２が“0000”を出力すると、
スタートアドレスメモリ１３ａからデータSAと
して値「L4」が読み出され、レンジメモリ１３
ｂからデータRGとして値「N4」が読み出され
る。またこの場合、シフトレジスタ１８の内容は
出力端子Ｏ側から入力端子Ｉ側に向つて“１”、
“１”、“０”、……、“０”となり、またシフトレ
ジスタ２２の内容は出力端子Ｏ側から入力端子Ｉ
側に向つて「N4―１」、「N4―１」、「０」、……
「０」となつている。したがつてこの場合、デー
タD1は「N4―１」、データD2は「N4」、比較器
１５の出力端子EQの信号はデータRGとデータ
D2が共に値「N4」であるから“１”信号、シフ
トレジスタ１８の出力信号は“１”信号、同シフ
トレジスタ１８の入力信号はアンドゲート２０が
閉じるため“０”信号、シフトレジスタ２２の入
力データは値「N4」となる。したがつてこの場
合、波形メモリ１０の（L4＋N4−１）番地のデ
ータ、すなわちシンバル＃４のN4語目のPCMデ
ータ（最終データ）が読み出される。

次いで、次のクロツクφが発生すると、シフト
レジスタ１８の内容は出力端子Ｏ側から入力端子
Ｉ側に向つて“１”、“０”、……“０”となり、
シンバルに対応する“１”のビツトが“０”に変
化して以後シンバル＃４のPCMデータの読み出
しは行なわれなくなる。

またN8スキヤン目の動作が行なわれた場合に
は、上述したN4スキヤン目の動作と同様にして
シフトレジスタ１８におけるバスドラムに対応す
る“１”のビツトが“０”に変化して、以後バス
ドラム＃４のPCMデータの読み出しは行なわれ
なくなる。

以上のようにして、前述した現在の楽器別駆動
データRDに対する楽器音の時分割読み出しが行
なわれる。なお以上に述べた読み出し動作は次の
楽器別駆動データRDが供給されるまでに全て完
了する。また上述した楽器別駆動データRDが供
給された場合、リズムテンポが例えば最も遅い状
態に設定されていた場合は、シンバル＃１とバス
ドラム＃１の各PCMデータが読み出されること
になる。

しかしてこの実施例によれば、発音されるリズ
ム音のピツチ、音色、エンベロープ等をリズムテ
ンポに応じて４段階に変化させることができ、こ
れにより実際のリズム演奏に近い演奏効果をあげ
ることができる。なお、この実施例においてはリ
ズム音の音色等を４段階に変化させることにした
が、これをより多くの段階に変化させればより効
果的である。またこの実施例においてはリズム音
源回路をコンテイニユアス・ウエーブ・メモリ方
式としたが、これを共振回路、ノイズ発生器、フ
イルタ回路および開閉回路等を用いた従来方式の
リズム音源回路で構成してもよい。またこの実施
例におけるテンポ判別回路１１に第２図に波線矢
印で示すようにリズム選択用の信号RSを供給し、
リズム音を構成する楽器音がリズム種類に応じて
変化するようにしてもよい。

以上の説明から明らかなように、この発明によ
る自動リズム演奏装置によれば、リズムパターン
メモリから読み出されるリズムパターンによつて
リズム音源回路を駆動して各リズム楽器の楽器音
信号を発生させる場合、リズム音制御手段によつ
てこの楽器音信号のピツチ、音色のうちの少なく
とも一方をリズムテンポに応じて変化させるよう
にしたので、実際のリズム演奏に極めて近い楽器
音によつて自動リズム演奏を行なうことが可能に
なる。

【図面の簡単な説明】

第１図はこの発明による自動リズム演奏装置の
一実施例の構成を示すブロツク図、第２図は同実
施例におけるリズム音源回路６の詳細な構成を示
すブロツク図、第３図は同実施例における波形メ
モリ１０の記憶内容を示す図である。１……リズムパターンメモリ、２……リズム選
択スイツチ、４……テンポ制御回路（テンポ制御
データ発生器）、６……リズム音源回路、１０…
…波形メモリ、１１……テンポ判別回路、１３…
…アドレスメモリ。

Claims

【特許請求の範囲】１リズム種類を選択するリズム種類選択手段
と、リズム演奏のテンポを設定するテンポ設定手段
と、前記リズム種類選択手段で選択可能な各種リズ
ム種類に対応した複数のリズムパターンを記憶
し、該リズム種類選択手段で選択されたリズム種
類に対応するリズムパターンを前記テンポ設定手
段によつて設定されたテンポに従つて順次発生す
るリズムパターン発生手段と、各種リズム楽器音にそれぞれ対応するリズム楽
器音波形を記憶するとともに、少なくとも１つの
リズム楽器音については異なる複数のリズムテン
ポに対応してピツチ、音色のうち少なくとも１つ
が異なる複数のリズム楽器音波形を記憶した波形
メモリを有し、前記リズムパターン発生手段から
発生されるリズムパターンに従つて該波形メモリ
から各リズム楽器音に対応するリズム楽器音波形
を読み出すことにより各リズム楽器音を発生する
リズム音源手段と、前記少なくとも１つのリズム楽器音についての
複数のリズム楽器音波形のうち前記リズム音源手
段から発生すべきリズム楽器音波形を、前記テン
ポ設定手段によつて設定されたテンポに応じて選
択指定するリズム音制御手段と、を具え、前記リズム音源手段から発生されるリズ
ム楽器音に従つて自動リズム演奏を行なうことを
特徴とする自動リズム演奏装置。