JPH0155772B2 - - Google Patents
Info
- Publication number
- JPH0155772B2 JPH0155772B2 JP58228027A JP22802783A JPH0155772B2 JP H0155772 B2 JPH0155772 B2 JP H0155772B2 JP 58228027 A JP58228027 A JP 58228027A JP 22802783 A JP22802783 A JP 22802783A JP H0155772 B2 JPH0155772 B2 JP H0155772B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- whose
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、エミツタフオロワ回路に関し、特に
従来回路に比し、負荷変動特性の少ないオペアン
プ回路を提供するためのエミツタフオロワ回路に
関するものである。
従来回路に比し、負荷変動特性の少ないオペアン
プ回路を提供するためのエミツタフオロワ回路に
関するものである。
第１図に、従来のエミツタフオロワ回路の構成
を示す。図において、Ｑ１はそのベースが入力端
子１１となつているNPNトランジスタ、Ｉ０は
定電流Ｉを供給するための定電流源、１２は出力
端子、Vccは電源である。
を示す。図において、Ｑ１はそのベースが入力端
子１１となつているNPNトランジスタ、Ｉ０は
定電流Ｉを供給するための定電流源、１２は出力
端子、Vccは電源である。
この回路において、出力電流IoutがＩ１からＩ
２に変化した時、出力電圧Voutがどの程度変化
するかを以下に求める。
２に変化した時、出力電圧Voutがどの程度変化
するかを以下に求める。
出力電流IoutがＩ１の時、トランジスタＱ１の
エミツタ電流はＩ＋I1であり、出力電流IoutがＩ
２の時、上記トランジスタＱ１のエミツタ電流は
Ｉ＋I2である。ここで、トランジスタＱ１のエミ
ツタ電流とベース、エミツタ間電圧の関係はシヨ
ツクレイの式に従うから、この時の出力電圧
Voutの電圧変動ΔVoutは次の様になる。
エミツタ電流はＩ＋I1であり、出力電流IoutがＩ
２の時、上記トランジスタＱ１のエミツタ電流は
Ｉ＋I2である。ここで、トランジスタＱ１のエミ
ツタ電流とベース、エミツタ間電圧の関係はシヨ
ツクレイの式に従うから、この時の出力電圧
Voutの電圧変動ΔVoutは次の様になる。
ΔVout＝kT／ｑln（Ｉ＋I2）／（Ｉ＋I1） ……(1)
ここで、ｋ：ボルツマン定数、Ｔ：絶対温度、
ｑ：電荷である。
ｑ：電荷である。
この発明は、そのベース、エミツタがそれぞれ
入力端子、出力端子とされ、コレクタに定電流が
供給されるトランジスタを有するエミツタフオロ
ワ回路において、上記トランジスタのエミツタに
上記定電流に比例した電流によつて動作するトラ
ンジスタを接続し、このトランジスタによつて上
記出力端子に流れる電流の変動分を抑制するよう
にすることにより、入力電圧変動を従来のものよ
り非常に小さくできるエミツタフオロワ回路を提
供することを目的としている。
入力端子、出力端子とされ、コレクタに定電流が
供給されるトランジスタを有するエミツタフオロ
ワ回路において、上記トランジスタのエミツタに
上記定電流に比例した電流によつて動作するトラ
ンジスタを接続し、このトランジスタによつて上
記出力端子に流れる電流の変動分を抑制するよう
にすることにより、入力電圧変動を従来のものよ
り非常に小さくできるエミツタフオロワ回路を提
供することを目的としている。
以下、本発明の実施例を図について説明する。
第２図は本発明の一実施例によるエミツタフオ
ロワ回路を示す。図において、Ｉ０は定電流Ｉを
供給するための定電流源、Ｑ１はそのコレクタが
上記定電流源Ｉ０に接続された第１のトランジス
タ、Ｑ２はそのコレクタが上記トランジスタＱ１
のエミツタに接続され、エミツタが接地された第
２のトランジスタ、Ｑ３はそのエミツタ、ベース
がそれぞれ上記トランジスタＱ１のコレクタ、ベ
ースに、コレクタが上記トランジスタＱ２のベー
スに接続された第３のトランジスタ（駆動回路）、
１１は上記トランジスタＱ１，Ｑ３のベースに接
続された入力端子、１２は上記トランジスタＱ１
のエミツタに接続された出力端子である。
ロワ回路を示す。図において、Ｉ０は定電流Ｉを
供給するための定電流源、Ｑ１はそのコレクタが
上記定電流源Ｉ０に接続された第１のトランジス
タ、Ｑ２はそのコレクタが上記トランジスタＱ１
のエミツタに接続され、エミツタが接地された第
２のトランジスタ、Ｑ３はそのエミツタ、ベース
がそれぞれ上記トランジスタＱ１のコレクタ、ベ
ースに、コレクタが上記トランジスタＱ２のベー
スに接続された第３のトランジスタ（駆動回路）、
１１は上記トランジスタＱ１，Ｑ３のベースに接
続された入力端子、１２は上記トランジスタＱ１
のエミツタに接続された出力端子である。
次に作用効果について説明する。
今、この回路で、出力電流IoutがＩ１からＩ２
に変化したとすると、トランジスタＱ１のエミツ
タ電流はＩ−（Ｉ−I1）／hFE2からＩ−（Ｉ−
I2）／hFE2に変化する。ここでhFE2はトランジ
スタＱ２のエミツタ接地電流増幅率である。
に変化したとすると、トランジスタＱ１のエミツ
タ電流はＩ−（Ｉ−I1）／hFE2からＩ−（Ｉ−
I2）／hFE2に変化する。ここでhFE2はトランジ
スタＱ２のエミツタ接地電流増幅率である。
従つてこの時の出力電圧変動ΔVoutは次の様
になる。
になる。
ΔVout＝kT／ｑln（Ｉ−（Ｉ−I2）／hFE2／Ｉ−（Ｉ−
I1）／hFE2） kT／ｑln（Ｉ＋（I2／hFE2）／Ｉ＋（I1／hFE2））
……(2) 但し、Ｉ・hFE2−Ｉ≒Ｉ・hFE2としている。
I1）／hFE2） kT／ｑln（Ｉ＋（I2／hFE2）／Ｉ＋（I1／hFE2））
……(2) 但し、Ｉ・hFE2−Ｉ≒Ｉ・hFE2としている。
このように本実施例回路は第１図の回路に比
べ、変動がおよそ1/hFE2に抑えられることとな
る。
べ、変動がおよそ1/hFE2に抑えられることとな
る。
第３図は本発明の他の実施例を示し、これはさ
らに負荷変動を小さくするようにしたものであ
り、第２図の回路のトランジスタＱ３のエミツタ
とトランジスタＱ１のコレクタとの間に第４のト
ランジスタＱ４を接続したものである。即ち、該
トランジスタＱ４はそのエミツタが上記トランジ
スタＱ３のエミツタに、ベースが上記トランジス
タＱ１のコレクタに、またコレクタが電源Vccに
接続されている。
らに負荷変動を小さくするようにしたものであ
り、第２図の回路のトランジスタＱ３のエミツタ
とトランジスタＱ１のコレクタとの間に第４のト
ランジスタＱ４を接続したものである。即ち、該
トランジスタＱ４はそのエミツタが上記トランジ
スタＱ３のエミツタに、ベースが上記トランジス
タＱ１のコレクタに、またコレクタが電源Vccに
接続されている。
この実施例回路においては、出力電流IoutがＩ
１からＩ２に変化すると、トランジスタＱ１のエ
ミツタ電流はＩ−（Ｉ−I1）／（hFE2・hFE4）
からＩ−（Ｉ−I2）／（hFE2・hFE4）に変化す
る。
１からＩ２に変化すると、トランジスタＱ１のエ
ミツタ電流はＩ−（Ｉ−I1）／（hFE2・hFE4）
からＩ−（Ｉ−I2）／（hFE2・hFE4）に変化す
る。
ここでhFE4はトランジスタＱ４のエミツタ接
地電流増幅率である。
地電流増幅率である。
従つてこの時の出力電圧変動ΔVoutは次の様
になる。
になる。
ΔVout＝kT／ｑln（Ｉ−（Ｉ−I2）／（hFE2・hFE4）／
Ｉ−（Ｉ−I1）／（hFE2・hFE4）） kT／ｑln（Ｉ＋（I2／hFE2・hFE4）／Ｉ＋（I1
／hFE2・hFE4））……(3) 但し、Ｉ・hFE2・hFE4−Ｉ≒Ｉ・hFE2・
hFE4としている。
Ｉ−（Ｉ−I1）／（hFE2・hFE4）） kT／ｑln（Ｉ＋（I2／hFE2・hFE4）／Ｉ＋（I1
／hFE2・hFE4））……(3) 但し、Ｉ・hFE2・hFE4−Ｉ≒Ｉ・hFE2・
hFE4としている。
このように、本実施例回路は第１図の回路に比
べ、出力電圧変動がおよそ１／hFE2・hFE4に抑
えられ、また第２図の回路に比べても、変動はさ
らに約１／hFE4に抑えられている。
べ、出力電圧変動がおよそ１／hFE2・hFE4に抑
えられ、また第２図の回路に比べても、変動はさ
らに約１／hFE4に抑えられている。
以上のように、本発明によれば、そのベース、
エミツタがそれぞれ入力端子、出力端子とされ、
コレクタに定電流が供給されるトランジスタを有
するエミツタフオロワ回路において、上記トラン
ジスタのエミツタに上記定電流に比例した電流に
よつて動作するトランジスタを接続し、このトラ
ンジスタによつて上記出力端子に流れる電流の変
動分を抑制するようにしたので、従来のエミツタ
フオロワ回路に比較して大幅に負荷変動特性を向
上させることができる効果がある。
エミツタがそれぞれ入力端子、出力端子とされ、
コレクタに定電流が供給されるトランジスタを有
するエミツタフオロワ回路において、上記トラン
ジスタのエミツタに上記定電流に比例した電流に
よつて動作するトランジスタを接続し、このトラ
ンジスタによつて上記出力端子に流れる電流の変
動分を抑制するようにしたので、従来のエミツタ
フオロワ回路に比較して大幅に負荷変動特性を向
上させることができる効果がある。
第１図は従来のエミツタフオロワ回路の回路
図、第２図は本発明の一実施例によるエミツタフ
オロワ回路の回路図、第３図は本発明の他の実施
例によるエミツタフオロワ回路の回路図である。 図において、Ｑ１は第１のトランジスタ、Ｑ２
は第２のトランジスタ、Ｑ３は第３のトランジス
タ、Ｑ４は第４のトランジスタ、１１は入力端
子、１２は出力端子である。なお図中、同一符号
は同一又は相当部分を示す。
図、第２図は本発明の一実施例によるエミツタフ
オロワ回路の回路図、第３図は本発明の他の実施
例によるエミツタフオロワ回路の回路図である。 図において、Ｑ１は第１のトランジスタ、Ｑ２
は第２のトランジスタ、Ｑ３は第３のトランジス
タ、Ｑ４は第４のトランジスタ、１１は入力端
子、１２は出力端子である。なお図中、同一符号
は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ ベース、エミツタがそれぞれ入力端子、出力
端子とされコレクタに定電流が供給される第１の
トランジスタと、コレクタが上記第１のトランジ
スタのエミツタに接続されエミツタが接地された
第２のトランジスタと、上記第１のトランジスタ
に供給される定電流に比例した電流を上記第２の
トランジスタのベースに供給し該第２のトランジ
スタを駆動する駆動回路とを備えたことを特徴と
するエミツタフオロワ回路。 ２ 上記駆動回路は、エミツタ、ベースがそれぞ
れ上記第１のトランジスタのコレクタ、ベースに
コレクタが上記第２のトランジスタのベースに接
続されたトランジスタであることを特徴とする特
許請求の範囲第１項記載のエミツタフオロワ回
路。 ３ 上記駆動回路は、ベースが上記第１のトラン
ジスタのベースにコレクタが上記第２のトランジ
スタのベースに接続された第３のトランジスタ
と、ベースが上記第１のトランジスタのコレクタ
にエミツタが上記第３のトランジスタのエミツタ
にコレクタが電源に接続された第４のトランジス
タとからなるものであることを特徴とする特許請
求の範囲第１項記載のエミツタフオロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22802783A JPS60119111A (ja) | 1983-11-30 | 1983-11-30 | エミツタフオロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22802783A JPS60119111A (ja) | 1983-11-30 | 1983-11-30 | エミツタフオロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119111A JPS60119111A (ja) | 1985-06-26 |
| JPH0155772B2 true JPH0155772B2 (ja) | 1989-11-27 |
Family
ID=16870046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22802783A Granted JPS60119111A (ja) | 1983-11-30 | 1983-11-30 | エミツタフオロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119111A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601020U (ja) * | 1983-05-31 | 1985-01-07 | ソニー株式会社 | 一定インピ−ダンス出力回路 |
-
1983
- 1983-11-30 JP JP22802783A patent/JPS60119111A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60119111A (ja) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPH0155772B2 (ja) | ||
| JP3103104B2 (ja) | バッファ回路 | |
| JPH0145766B2 (ja) | ||
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPH0326435B2 (ja) | ||
| JPH0526363B2 (ja) | ||
| JPH0152929B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0115224Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPS6259487B2 (ja) | ||
| JPS6097705A (ja) | 差動増幅器 | |
| JPH0363847B2 (ja) | ||
| JPS61157175A (ja) | ペデスタル・クランプ回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS5841683B2 (ja) | 電流増幅回路 | |
| JPH0316406A (ja) | 定電流回路 | |
| JPS6022821A (ja) | 帰還型積分回路 |