JPH0157427B2

JPH0157427B2 -

Info

Publication number: JPH0157427B2
Application number: JP55112014A
Authority: JP
Inventors: Takenori Sonoda; Takahiko Watanabe; Masato Tanaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-08-14
Filing date: 1980-08-14
Publication date: 1989-12-05
Also published as: NL191326B; DE3131764A1; IT1138908B; NL8103800A; CH650368A5; KR850001675B1; ATA356881A; MX150589A; AT373414B; BE889959A; AU7393181A; BR8105188A; ZA815231B; AU546335B2; GB2082809B; ES8302384A1; FR2488758B1; SU1327804A3; JPS5736410A; US4429390A

Description

【発明の詳細な説明】本発明は、オーデイオPCM信号を固定ヘツド
により磁気テープに記録する場合に、トラツク数
を変えて記録する場合にも適応できるエラー訂正
符号化方法に関する。

エラー訂正符号化方法のひとつとして、ワード
単位での配列の並び変え（インターリーブと称す
る）を行なつて記録し、再生側で元の配列に戻す
（デインターリーブと称する）ようにし、再生時
のドロツプアウトなどによるバーストエラーを分
散化し、エラー訂正能力を向上させるものがあ
る。このインターリーブをPCMデータ系列に対
して２回以上行なうクロスインターリーブが提案
されている。このクロスインターリーブによれ
ば、PCMデータ系列の各ワードが２個以上のエ
ラー訂正符号ブロツクに重複して属することにな
り、エラー訂正能力が一層向上する。

ところで、PCM記録再生装置のひとつとして、
固定ヘツド式のものが知られている。固定ヘツド
式のものは、磁気テープの長手方向に互いに平行
する複数本のトラツクが形成され、マルチチヤン
ネルの記録が可能とされている。従つて、用途に
応じてテープ長、テープ幅や記録するチヤンネル
数が選択されると共に、その結果テープ速度が余
り速くならないように１チヤンネル当たりの記録
トラツク数が決定され、１チヤンネルのオーデイ
オPCM信号をマルチトラツクに分配して記録す
ることが行われる。前述のクロスインターリーブ
によるエラー訂正能力は、マルチトラツク記録の
際にも低下しないことが望まれる。

本発明は、クロスインターリーブを用いたエラ
ー訂正コード化がなされたデータを、エラー訂正
能力が劣化することなくマルチトラツクに記録す
ることを可能とするエラー訂正符号化方法を提供
することを目的とするものである。

以下、本発明について説明する。第１図は、ク
ロスインターリーブを行なう構成を示し、各ブロ
ツクは、PCMデータ系列或いはエラー訂正コー
ド系列を遅延させる遅延回路を示し、ブロツク内
に記入された各遅延量を有している。これらの遅
延回路は、RAMでもつて実際には構成される。
１チヤンネルのオーデイオPCM信号がＮ個の
PCMデータ系列に分配される。このＮ個のPCM
データ系列の夫々から取り出されたＮワードが
（mod.2）の加算器（図においては〇で示す）に
供給されて、パリテイワードが形成される。この
第１図の構成では、Ｎ個のPCMデータ系列が
W₍₀₎〜W_(i-1)のグループと、W_(i)〜W_(N-1)のグルー
プとに略々等分に分けられている。W₍₀₎〜W_(i-1)
のPCMデータ系列が互いにＤ（ブロツク）ずつ異
なる０、Ｄ、2D、……（ｉ−１）Ｄの遅延量を
付加されて出力系列W₍₀₎〜W_(i-1)′として取り出さ
れる。また、W₍₀₎〜W_(N-1)のPCMデータ系列も同
様にＤずつ異なる（ｉ＋ｍ）Ｄ、（ｉ＋ｍ＋１）
Ｄ、……（Ｎ＋ｍ−１）Ｄの遅延量を付加されて
出力系列W₍₀₎′〜W_(i-1)′として取り出される。

これらのPCMデータ系列に対する遅延量を、
出力側からみた遅延量が（Ｄ−di）（ｉ＝０〜
（ｎ−１））ずつ各データ系列で異なるようにｎ分
割する。d₀〜d_o-1（ブロツク）（但しd₀＝０）は、
パリテイデータを形成するための単位遅延量であ
り、（d₀＝０＜d₁＜d₂……＜d_o-1＜Ｄ）と選ばれ
ている。そしてこのｎ分割された分割点における
データ系列からｍ個のパリテイデータ系列P₍₀₎〜
P_(n-1)が形成される。

このようにクロスインターリーブされた出力系
列W₍₀₎〜W_(i-1)′、P₍₀₎′〜P_(n-1)′、W_(i)′〜W_(N-1)′
の夫々から取り出された（Ｎ＋ｍ）個のワードが
ブロツクBiを構成し、このブロツク毎に順次最
大Ｍ本のトラツクに分配して記録される。つま
り、B₀、B₁、B₂、……と連続する場合に、第１
番目のトラツクにB₀のブロツクが記録され、第
２番目のトラツクにB₁のブロツクが記録され、
第３番目のトラツクにB₂のブロツクが記録され
るようにブロツク単位で各トラツクに分配され
る。

なお、第１図の構成では、パリテイワードは、
PCMワードのみならず、前段までにおいて形成
された他のパリテイワードも含んで形成されてい
る。これは、他のパリテイワードもエラー訂正す
るためで、必ずしも必要ない。更に、PCMデー
タ系列W₍₀₎〜W_(i-1)に付加される遅延に比べてW_(i)
〜W_(N-1)に付加される遅延が大きくなるように、
遅延量の割当を行なつているのは、W₍₀₎とW_(i)、
W₍₁₎とW_(i+1)……の各２ワードが元の系列におい
て隣接するワードの場合に、隣接する２ワード間
の距離を最大として、この隣接する２ワードが共
にエラー訂正不可能となることを回避して補正能
力の向上を計るためである。更に、１符号ブロツ
ク内のパリテイワードのワード数ｍが多いほど、
エラー訂正能力が一般に高くなるが、その反面冗
長度が大きくなつたり、エンコーダ及びデコーダ
の構成が複雑となる。第１図では省略されている
がクロスインターリーブされた出力系列W₍₀₎〜
W_(N-1)′の１ブロツク毎にエラー検出コード及び
同期信号が付加されて磁気テープに記録される。

本発明によれば、このようなクロスインターリ
ーブされた出力の１ブロツク毎を順次最大Ｍ本の
トラツクに分配して記録する場合、エラー訂正能
力を、１本のトラツクに記録するときと同程度に
することができる。つまり、１本のトラツクに記
録する場合、パリテイデータ系列P₍₀₎を生成する
PCMデータ系列は、Ｄ（ブロツク）ずつの間隔を
おいて記録され、同様にパリテイデータ系列P₍₁₎、
P₍₂₎、……P_(n-2)、P_(n-1)を夫々生成するPCMデー
タ系列は、（Ｄ−d₁）、（Ｄ−d₂）、……（Ｄ−
d_o-2）、（Ｄ−d_o-1）（ブロツク）ずつの間隔をお
いて記録される。パリテイデータ系列のパリテイ
ワードを生成する複数ワードのうちで２ワード以
上が誤ると、このパリテイデータ系列だけでは、
エラー訂正が不可能となるので、上述のＤ、（Ｄ
−d₁）、（Ｄ−d₂）、……（Ｄ−d_o-1）の距離がエ
ラー訂正能力を規定している。エラー訂正能力を
１本のトラツクに記録するときと同程度にするこ
とは、最大Ｍ本のトラツクの夫々に関して上述の
距離を保つことを意味する。

まず、本発明では (i) G.C.D.｛（Ｄ−di）、Ｍ｝＝１（但し、G.C.D.は最大公約数、ｉ＝０〜（ｎ−１）、d0＝０）の条件に遅延量と最大トラツク数Ｍとを選定す
る。この式は、（Ｄ−di）とＭとが互いに素で
あることであり、トラツク分配した場合、各パ
リテイの生成系列が一様に全トラツクに分配さ
れることを意味する。つまり、各パリテイの生
成系列が最大Ｍ本のトラツクに一様に分配され
ないこと、１本のトラツクとしてみたバースト
エラーを訂正できる能力が単一トラツク記録の
場合と異なつてしまい、あるトラツクについて
は、より訂正能力が高くなるが、他のトラツク
については、これがより低下する不都合が生じ
てしまう。

(ii) L.C.M.｛（Ｄ−di）、（Ｄ−di）｝＞（Ｎ＋ｍ−
１）
（Ｄ−dj）（但し、L.C.M.：最小公倍数、ｉ、ｊ＝０〜（ｎ−１）、ｉ＞ｊ、d0＝
０）の条件に遅延量を選定する。この関係はｉ、ｊ
の全ての組合わせについて成立するようになさ
れる。この式はパリテイデータ系列P_(i)（ｉ＝０
〜（ｍ−１））の生成系列が互いに重複する部
分が最大１ワードしかなく、したがつてある特
定のパリテイデータ系列の生成系列に１ワード
を越えるエラーが生じるときでも、他の生成系
列は、１ワード以下のエラーにおさまることを
意味する。この条件は、トラツク数とは無関係
であり、本発明にとつて必須条件ではない。

(iii) （Ｄ−di）（mod.M）≠（Ｄ−dj）（mod.M）（但し、ｉ≠ｊ、ｉ、ｊ＝０〜（ｎ−１））これは、本発明にとつて必要条件ではなく、
可能な場合は、満足させるべき条件である。上
式は、（Ｄ−di）／Ｍの剰余と（Ｄ−dj）／Ｍの剰余と
が等しくならないことであり、各パリテイを生成
する系列のトラツク分配順序が互いに異なるこ
とを保証する。この条件は、パリテイデータ系
列P_(i)が記録されるトラツクが互いに異なるよ
うにするうえで必要である。

最大トラツク数Ｍが2^kの場合には、（ｉ）の条
件は、（Ｄ−di）が奇数であれば満足され、(iii)の
条件は、（ｎ≦2^2k-1（＝Ｍ／２））であれば満足される。

以下、本発明の一実施例について説明する。第
２図に示すように、この例では、1/4インチ幅の
磁気テープ１に対して８本のデータトラツクTD₀
〜TD₇と２本のアナログトラツクTA₁，TA₂とコ
ントロールトラツクTCとタイムコードトラツク
TTとを形成するようにしている。この８本のデ
ータトラツクTD₀〜TD₇には、２チヤンネルのオ
ーデイオPCM信号CH１及びCH２を夫々４本ず
つのトラツクに分配して記録する。各トラツクと
チヤンネルとの対応は、（TD₀＝CH1−Ａ）（TD₁＝CH2−Ａ）（TD₂＝CH1−Ｃ）（TD₃＝CH2−Ｃ）（TD₄＝CH1−Ｂ）（TD₅＝CH2−Ｂ）（TD₆＝CH1−Ｄ）（TD₇＝CH2−Ｄ）となる。Ａ、Ｂ、Ｃ、Ｄは、各チヤンネルの１ブ
ロツクを示している。

第３図は、記録系の構成を示し、第４図は、再
生系の構成を示している。入力端子２ａ，２ｂの
夫々から、CH１及びCH２のオーデイオPCM信
号がエンコーダ３ａ，３ｂに供給される。エンコ
ーダ３ａ，３ｂの夫々は、インターリーブ回路、
パリテイ発生回路、CRC付加回路、同期信号付
加回路等を備え、（Ｎ＝６、ｎ＝２）の符号ブロ
ツクを形成する。エンコーダ３ａ，３ｂからのデ
ータ系列がデマルチプレクサ４に供給され、上述
のように１チヤンネルのPCM信号が４本のトラ
ツクに分配される。デマルチプレクサ４から現れ
る８個のデータ系列が夫々変調器５ａ〜５ｈ、記
録アンプ６ａ〜６ｈを介して記録ヘツドHR₀〜
HR₇に供給される。記録ヘツドHR₀〜HR₇は、
磁気テープ１の幅方向にインラインに配設されて
いる。

また、コントロールトラツクTCには、サーボ
用のコントロール信号が記録コントロールヘツド
HRcによつて記録される。コントロール信号以
外にアドレス信号、モード制御信号等を記録する
ようにしても良い。コントロールトラツクTCに
記録される信号は、端子７からのタイミング信号
にもとづいてコントロールエンコーダ８において
形成され、変調器９、記録アンプ１０を介して記
録コントロールヘツドHRcに供給される。デー
タ系列に対する変調は、3PM方式等の高密度記
録法が用いられ、コントロール信号に対する変調
は、FM方式などが用いられる。

磁気テープ１のデータトラツクTD₀〜TD₇の
夫々と対接する再生ヘツドHP₀〜HP₇とコントロ
ールトラツクTCと対接する再生コントスールヘ
ツドHPcとが設けられている。第４図に示すよ
うに、再生ヘツドHP₀〜HP₇、HPcの各出力が再
生アンプ１１ａ〜１１ｈ，１２を介してクロツク
抽出回路１３ａ〜１３ｈ，１４に供給される。ク
ロツク抽出回路１３ａ〜１３ｈの出力が復調器１
５ａ〜１５ｈを介してTBC（時間軸補正装置）１
６ａ〜１６ｈに供給される。クロツク抽出回路１
４からの出力が復調器１８に供給され、再生コン
トロール信号が得られ、これがコントロールデコ
ーダ１９に供給される。

コントロールデコーダ１９からキヤプスタンサ
ーボ用の信号と共に、TBC１６ａ〜１６ｈのメ
モリーに対する書込みクロツクが発生する。コン
トロールトラツクTC及びデータトラツクTD₀〜
TD₇の夫々に、所定のアドレス信号を記録してい
るときには、このアドレス信号を再生してTBC
１６ａ〜１６ｈのメモリーの書込みアドレスを規
定するようになされる。TBC１６ａ〜１６ｈの
読出しは、基準のクロツクパルスによつて行なわ
れ、TBC１６ａ〜１６ｈの出力には、時間軸変
動分が除去されたデータ系列が現れる。この
TBC１６ａ〜１６ｈの出力系列がマルチプレク
サ１７に供給される。マルチプレクサ１７は、８
本のデータトラツクからの再生データを２チヤン
ネルのデータ系列に戻すもので、各チヤンネルの
データ系列がデコーダ２０ａ，２０ｂに供給され
る。デコーダ２０ａ，２０ｂの夫々は、CRCチ
エツカ、デインターリーブ回路、エラー訂正回
路、エラー補正回路等を備えており、出力端子２
１ａ，２１ｂに再生オーデイオPCM信号が現れ
る。

記録系に設けられたエンコーダ３ａ，３ｂは、
同様の構成とされており、夫々には、第５図に示
すインターリーブ回路が含まれている。各ワード
Wiが連続している１チヤンネルのPCMデータ系
列が６個の系列に分けられる。この場合、偶数番
目のワードからなるデータ系列W₍₀₎、W₍₂₎、W₍₄₎
と奇数番目のワードからなるデータ系列W₍₁₎、
W₍₃₎、W₍₅₎とに分離される。この６個のデータ系
列から取り出された６ワードを（mod.2）の加算
器に供給することで、第１のパリテイデータ系列
P₍₀₎が形成される。例えば（P₀＝W₀W₂W₄
W₁W₃W₅）である。各データ系列には、下
記のようなワードが含まれる。

W₍₀₎＝（W₀、W₆、W₁₂……） W₍₂₎＝（W₂、W₈、W₁₄……） W₍₄₎＝（W₄、W₁₀、W₁₆……） W₍₁₎＝（W₁、W₇、W₁₃……） W₍₃₎＝（W₃、W₉、W₁₅……） W₍₅₎＝（W₅、W₁₁、W₁₇……） P₍₀₎＝（P₀、P₆、P₁₂……）これらのデータ系列が初段のインターリーバ２
２に供給される。インターリーバ２２は、０、
d₁、2d₁、3d₁、5d₁、6d₁、7d₁の各遅延量の遅延
回路を含んでおり、遅延されたデータ系列にダツ
シユを付して示す。このインターリーバ２２の出
力に現れるPCMデータ系列及びパリテイデータ
系列の夫々から取り出された７ワードが
（mod.2）の加算をされ、第２のパリテイデータ
系列Q₍₀₎が形成され、これらのデータ系列が次段
のインターリーバ２３に供給される。インターリ
ーバ２３は、０、（Ｄ−d₁）、２（Ｄ−d₁）……７
（Ｄ−d₁）の各遅延量の遅延回路を含んでおり、
その出力には、データ系列W₍₀₎、W₍₂₎″、W₍₄₎″、
P₍₀₎″、Q₍₀₎″、W₍₁₎″、W₍₃₎″、W₍₅₎″が現れる。こ
の８個のデータ系列から夫々取り出された８ワー
ドが１ブロツクとされ、第６図に示すようにブロ
ツク毎の同期信号とブロツク毎のCRCコードが
付加される。

再生系に設けられたデコーダ２０ａ，２０ｂ
は、同様の構成とされており、夫々には、第７図
に示すデインターリーブ回路が含まれている。再
生されたデータ系列は、CRCチエツカによつて
エラー検出がされてから、記録系におけるのと同
様に６個のPCMデータ系列と第１及び第２のパ
リテイデータ系列に分けられ、初段のデインター
リーバ２４に供給される。エラー検出の結果は、
１ビツトのポインタとして各ワード毎に付加され
る。このデインターリーバ２４は、インターリー
バ２３と対応するもので、７（Ｄ−d₁）、６（Ｄ−
d₁）……（Ｄ−d₁）、０の各遅延量を有する遅延
回路を含み、インターリーバ２３によつて各デー
タ系列に付与された遅延量をキヤンセルしてい
る。このデインターリーバ２４の出力がＱデコー
ダ２５に供給され、第２のパリテイデータ系列
Q₍₀₎を用いたエラー訂正が行なわれる。Ｑデコー
ダ２５においてエラーワードが訂正された場合に
は、このエラーワードに付加されているポインタ
がクリアされる。

Ｑデコーダ２５の出力が次段のデインターリー
バ２６に供給される。このデインターリーバ２６
は、記録系に設けられたインターリーバ２２によ
つて各データ系列に付与された遅延量をキヤンセ
ルするもので、その出力がＰデコーダ２７に供給
される。第１のパリテイデータ系列P₍₀₎を用いた
エラー訂正がＰデコーダ２７において行なわれ、
訂正されたエラーワードのポインタがクリアされ
る。Ｐデコーダ２７の出力には、補正回路２８が
設けられており、訂正できないエラーワードを補
正するようになされる。補正回路２８は、エラー
ワードと隣接する２ワードの平均値でもつて、こ
のエラーワードを補間する平均値補間を行なう構
成とされている。補正回路２８の出力が偶奇合成
回路２９に供給され、１チヤンネルのオーデイオ
PCM信号に戻される。

上述の本発明の一実施例におけるインターリー
ブは、第８図に示すような入出力関係で表わされ
る。つまり、インターリーブ回路の入力側の７個
のデータ系列〔W₍₀₎、W₍₂₎、W₍₄₎、P₍₀₎、W₍₁₎、
W₍₃₎、W₍₅₎〕によつて第１の符号ブロツクが構成
され、これらが０、d₁、2d₁……7d₁（ブロツク）
遅延されてなる８個のデータ系列〔W₍₀₎、W₍₂₎′、
W₍₄₎′、P₍₀₎′、Q₍₀₎、W₍₁₎′、W₍₃₎′、W₍₅₎′〕によ
つ
て第２の符号ブロツクが構成される。そして、入
力側からみれば、０、Ｄ、2D……7D（ブロツク）
遅延された出力系列〔W₍₀₎、W₍₂₎″、W₍₄₎″、P₍₀₎″、
Q₍₀₎″、W₍₁₎″、W₍₃₎″、W₍₅₎″〕が現れる。

上述のクロスインターリーブは、（Ｎ＝６）（ｎ
＝２）（Ｍ＝４＝2²）の場合である。かかるクロ
スインターリーブに対して本発明を適用した場合
に、単位遅延量として（Ｄ＝17）（d₁＝２）を選
ぶことができる。この値が前述の条件(i)(ii)(iii)を満
足することについて以下に説明する。

まず、L.C.M.（17、15）＝255＞７×17＝119と
なり、条件(ii)を満足する。インターリーブ回路の
出力に（W0、W2″、W4″、P0″、Q0′、W1″、
W3″、W5″）の各ワードが現れるタイミングを基
準とすると、（Ｄ＝17）（d₁＝２）の場合におい
て、W₀と共にパリテイワードP₀及びQ₀を生成す
る他のワード（P₀を生成する６ワードは〇印で
表わし、Q₀を生成する７ワードは×印で表わす）
は、第９図に示すようなタイミング関係でもつて
遅れて出力に現れる。この第９図からも明らかな
ように、２つのパリテイワードP₀、Q₀を生成す
る系列が互いに重複するのが１ワードW₀だけと
なり、（Ｄ＝17）（ｄ＝２）の値は、クロスインタ
ーリーブの条件(ii)を満足する。

また、（Ｄ＝17）（Ｄ−d₁＝15）となり、ともに
奇数であるので、条件(i)は、満足される。前述の
ように、本発明の一実施例では、CH１のデータ
をデータトラツクTD₀、TD₄、TD₂、TD₆に順次
１ブロツクずつ記録するようにしている。この４
本のデータトラツクのみに注目すると、第１０図
に示すように、パリテイワードP₀を生成するワ
ードが４本のデータトラツクに一様に分配されて
記録され、各ワード間の距離がＤとなる。同様に
パリテイワードQ₀を生成するワードも４本のデ
ータトラツクに一様に分配されて記録され、各ワ
ード間の距離が（Ｄ−d₁）となる。したがつて４
本のデータトラツク間でエラー訂正能力は等しい
ものとなり、然もこのエラー訂正能力は、１本の
トラツクに記録する場合と同等である。

更に、(iii)の条件（ｎ≦2^k-1）も成立する。第１
０図から明らかなように、パリテイワードP₀を
生成するワードの分配順序は、（TD₀→TD₄→
TD₂→TD₆）を繰り返すものとなり、パリテイワ
ードQ₀を生成するワードの分配順序は、（TD₀→
TD₆→TD₂→TD₄）を繰り返すものとなり、両者
は異なつたものとなる。

第１１図及び第１２図の夫々は、１本及び２本
のデータトラツクに対して上述実施例のようにク
ロスインターリーブされたデータ系列を同一伝送
速度で記録した場合を示している。ここで第１０
図の場合と比較して、同一ワード間の遅延量が異
なつているのは、同じワード数を記録するのにト
ラツク数が異なるためであり、基本的にはトラツ
ク数に反比例して遅延量が増加することになる。
１本のデータトラツクに記録するときには、条件
(ii)が成立し、２本のデータトラツクに記録すると
きには、条件(i)が成立する。トラツク数（Ｍ＝
2^k）の場合で、（ｋ≧２）のときには、条件(iii)が
必ず満足される。即ち（ｋ＝２） 17（mod.4）＝１ 15（mod.4）＝３（ｋ＝３） 17（mod.8）＝１ 15（mod.8）＝７（ｋ＝４） 17（mod.16）＝１ 15（mod.16）＝15 （ｋ＝５） 17（mod.2^k）＝17 15（mod.2^k）＝15 となる。したがつて（Ｄ＝17）（ｄ＝２）の単位
遅延量を用いたクロスインターリーブは、（最大
Ｍ＝2^k）のマルチトラツク記録の全てに対して適
合できる特長を有している。ここで第１１図及び
第１２図に示された各ワードの相対的な遅延量が
第１０図の場合と比較して夫々異なつているの
は、同じワード数を記録するのにトラツク数が異
なるためであり、基本的にはトラツク数に反比例
して遅延量が増加することになる。

以上述べたように、本発明によれば、１チヤン
ネルのPCMデータ系列を各ブロツクがＮ個のデ
ータとｍ個のエラー訂正コードとを含むようにブ
ロツク化して、長手方向に延長する最大Ｍ本のト
ラツクとして磁気テープに記録する際、Ｎ個のデ
ータ系列に分配されたPCMデータ系列を互いに
Ｄブロツクずつ異なる量遅延させて出力系列とし
て取り出すと共に、出力側からみた遅延量が（Ｄ
−di）ずつ各データ系列で異なるように各データ
系列の遅延量をｎ分割し、この分割点における少
なくともPCMデータ系列の各々からｍ個のエラ
ー訂正コードを形成し、（Ｎ＋ｍ）個のデータ系
列からなる出力系列を１ブロツク毎に最大でＭ本
のトラツクに分配して記録し、その際、各データ
系列の分割点の遅延量の差（Ｄ−di）を最大トラ
ツク数Ｍとの最大公約数が１となるように選定し
たことによつて最大Ｍ本までの異なるトラツク数
に分配して記録する場合、１本のトラツクに記録
する場合と同等のエラー訂正能力を得ることがで
きる。

なお、上述の説明では、エラー訂正コードとし
てパリテイを用いるようにしたが、これ以外の隣
接符号等の１つの生成系列から複数のパリテイデ
ータを生成するような他のエラー訂正コードを用
いる場合に本発明を適用しても良いことは勿論で
ある。

【図面の簡単な説明】

第１図はクロスインターリーブのための遅延処
理の説明に用いるブロツク図、第２図は本発明の
一実施例のトラツクパターンを示す略線図、第３
図及び第４図は本発明の一実施例の記録系及び再
生系の構成を示すブロツク図、第５図はインター
リーブ回路の構成を示すブロツク図、第６図は記
録されるデータ系列の１ブロツクを示す略線図、
第７図はデインターリーブ回路の構成を示すブロ
ツク図、第８図及び第９図はインターリーブ関係
の説明に用いる略線図、第１０図、第１１図及び
第１２図は４本、１本、２本のデータトラツクに
記録したときの状態を表わす略線図である。１は磁気テープ、２ａ，２ｂはオーデイオ
PCM信号の入力端子、３ａ，３ｂはエンコーダ、
２０ａ，２０ｂはデコーダ、２２，２３はインタ
ーリーバ、２４，２６はデインターリーバ、
HR₀〜HR₇は記録ヘツド、HRcは記録コントロ
ールヘツド、HP₀〜HP₇は再生ヘツド、HPcは再
生コントロールヘツド、TD₀〜TD₇はデータトラ
ツクである。

Claims

【特許請求の範囲】

１１チヤンネルのPCMデータ系列を各ブロツ
クがＮ（Ｎは正の整数）個のデータとｍ個（ｍは
正の整数）のエラー訂正コードとを含むようにブ
ロツク化し、磁気テープの長手方向に延長する１
以上Ｍ（Ｍは正の整数）以下のいくつかの異なる
トラツク数から選択された数のトラツクに分配し
て記録する際、上記PCMデータ系列をＮ（Ｎは正
の整数）個のデータ系列に分配し、このＮ個の
PCMデータ系列を互いにＤ（Ｄは正の整数）ブロ
ツクずつ異なる量遅延させて出力系列として取り
出すと共に、出力側からみた遅延量が（Ｄ−di）
（diは０≦di≦Ｄなる整数でd0＝０、ｉ＝０〜
（ｎ−１）、ｎは正の整数）ずつ各データ系列で異
なるように上記遅延量をｎ分割し、この分割点に
おける少なくともPCMデータ系列の各々から上
記ｍ個のエラー訂正コードを形成し、（Ｎ＋ｍ）
個のデータ系列からなる出力系列を１ブロツク毎
に上記選択された数のトラツクに分配して記録す
るようになし、上記（Ｄ−di）は上記Ｍとの最大
公約数が１となるように選定されていることを特
徴とするエラー訂正符号化方法。