JPH0473334B2 - - Google Patents
Info
- Publication number
- JPH0473334B2 JPH0473334B2 JP57117477A JP11747782A JPH0473334B2 JP H0473334 B2 JPH0473334 B2 JP H0473334B2 JP 57117477 A JP57117477 A JP 57117477A JP 11747782 A JP11747782 A JP 11747782A JP H0473334 B2 JPH0473334 B2 JP H0473334B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- words
- symbol
- error correction
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
この発明は、デイジタルオーデイオ信号の記録
再生に対して適用できるデータ伝送方法に関す
る。
再生に対して適用できるデータ伝送方法に関す
る。
例えばビデオ信号に付随するデイジタルオーデ
イオ信号の１フイールド分は、所定量のデータで
あるので、第１図に示すように、（ｎシンボル×
ｍブロツク）の単位として考え、この単位毎にエ
ラー訂正訂正符号化の処理がなされる。デイジタ
ルオーデイオ信号をエラー訂正可能な符号構成と
するひとつの方法として、クロスインターリーブ
が提案されている。
イオ信号の１フイールド分は、所定量のデータで
あるので、第１図に示すように、（ｎシンボル×
ｍブロツク）の単位として考え、この単位毎にエ
ラー訂正訂正符号化の処理がなされる。デイジタ
ルオーデイオ信号をエラー訂正可能な符号構成と
するひとつの方法として、クロスインターリーブ
が提案されている。
クロスインターリーブは、２種のインターリー
ブを行なうもので、デイジタル情報信号の各シン
ボルが２つのエラー訂正符号系列に含まれるもの
となる。以下の説明では、エラー訂正符号系列と
して、パリテイ符号系列であるＰ系列及びＱ系列
を用いるようにしている。このクロスインターリ
ーブを第１図に示す配列のデータに対して適用す
ることができる。
ブを行なうもので、デイジタル情報信号の各シン
ボルが２つのエラー訂正符号系列に含まれるもの
となる。以下の説明では、エラー訂正符号系列と
して、パリテイ符号系列であるＰ系列及びＱ系列
を用いるようにしている。このクロスインターリ
ーブを第１図に示す配列のデータに対して適用す
ることができる。
このブロツク完結形のクロスインターリーブに
よりエラー訂正符号化の処理がされ、Ｐ系列及び
Ｑ系列が付加されたデータは、第１番目のブロツ
クから順番に、第１図において矢印で示すよう
に、縦方向に伝送される。この伝送時には、各ブ
ロツク毎に同期信号、ブロツクアドレス信号及び
エラー検出用のCRCコードが付加されて記録さ
れる。
よりエラー訂正符号化の処理がされ、Ｐ系列及び
Ｑ系列が付加されたデータは、第１番目のブロツ
クから順番に、第１図において矢印で示すよう
に、縦方向に伝送される。この伝送時には、各ブ
ロツク毎に同期信号、ブロツクアドレス信号及び
エラー検出用のCRCコードが付加されて記録さ
れる。
クロスインターリーブによるエラー訂正符号化
方法は、デイジタルオーデイオ信号の各ワードが
２つのパリテイ系列に含まれるので、エラー訂正
能力が高いという特徴を有している。また、この
クロスインターリーブによるエラー訂正符号化方
法では、１ブロツク内の位置によつて、エラー訂
正が不可能となる確率が相違している。
方法は、デイジタルオーデイオ信号の各ワードが
２つのパリテイ系列に含まれるので、エラー訂正
能力が高いという特徴を有している。また、この
クロスインターリーブによるエラー訂正符号化方
法では、１ブロツク内の位置によつて、エラー訂
正が不可能となる確率が相違している。
説明の簡単のために、４ワードのデイジタルデ
ータに対して２ワードのパリテイを付加するクロ
スインターリーブの場合を考えると、そのパリテ
イ系列は、第２図に示すように表わすことができ
る。第２図において、黒丸は、夫々符号シンボル
の１ワードを示し、白丸を付加したS0〜S5に注目
している。また、第２図において縦方向の５ワー
ドが一方のパリテイＰの系列であり、斜め方向の
６ワードが他方のパリテイＱの系列である。
ータに対して２ワードのパリテイを付加するクロ
スインターリーブの場合を考えると、そのパリテ
イ系列は、第２図に示すように表わすことができ
る。第２図において、黒丸は、夫々符号シンボル
の１ワードを示し、白丸を付加したS0〜S5に注目
している。また、第２図において縦方向の５ワー
ドが一方のパリテイＰの系列であり、斜め方向の
６ワードが他方のパリテイＱの系列である。
伝送系をランダムとし、デコーダにおいて、パ
リテイＰを用いたＰ復号とパリテイＱを用いたＱ
復号とを交互に複数回繰り返すときに、各シンボ
ルS0〜S5の夫々に関するエラー訂正不可能になる
場合がどの程度発生するかを考える。例えばシン
ボルS0の場合、このシンボルS0を含むすなわち、
説明上例えばシンボルS0の左近傍に位置するシン
ボルをS6、シンボルS2の右近傍に位置するシンボ
ルをS7、シンボルS1の右近傍に位置するシンボル
をS8とすると、台形状を構成する４シンボルS0，
S6，S7，S8が同時にエラーワードとなると、２つ
のパリテイ系列の夫々に２ワードのエラーワード
が含まれることになつて、このエラーを訂正する
ことができない。このような台形パターンを数え
ることで、エラー訂正が不可能となる確率を求め
ることができる。また、シンボルS1，S2，S3，
S4，S5について、例えばシンボルS2について考え
ると、このシンボルを含んで平行四辺形を構成す
る４ワード、すなわち説明上例えばシンボルS1の
左近傍のシンボルをS9、シンボルS2の左近傍のシ
ンボルS10、シンボルS3の右近傍のシンボルを
S11、シンボルS4、の右近傍のシンボルをS12とし
最小の平行四辺形を構成する（S2，S9，S10，
S3），（S2，S3，S12，S11），（S2，S11，S7，S1），
（S2，S1，S6，S9）の組み合わせから成る４ワー
ドが同時に誤るときに、エラー訂正不可能とな
る。例えば（S1，S2，S3の右横のデータW0中の
シンボル、S3の右横のデータW1中のシンボル）
が同時にエラーとなると、これらのシンボルを含
むどのＰ系列、Ｑ系列中でも、２シンボルエラー
となり、訂正不可能となる。
リテイＰを用いたＰ復号とパリテイＱを用いたＱ
復号とを交互に複数回繰り返すときに、各シンボ
ルS0〜S5の夫々に関するエラー訂正不可能になる
場合がどの程度発生するかを考える。例えばシン
ボルS0の場合、このシンボルS0を含むすなわち、
説明上例えばシンボルS0の左近傍に位置するシン
ボルをS6、シンボルS2の右近傍に位置するシンボ
ルをS7、シンボルS1の右近傍に位置するシンボル
をS8とすると、台形状を構成する４シンボルS0，
S6，S7，S8が同時にエラーワードとなると、２つ
のパリテイ系列の夫々に２ワードのエラーワード
が含まれることになつて、このエラーを訂正する
ことができない。このような台形パターンを数え
ることで、エラー訂正が不可能となる確率を求め
ることができる。また、シンボルS1，S2，S3，
S4，S5について、例えばシンボルS2について考え
ると、このシンボルを含んで平行四辺形を構成す
る４ワード、すなわち説明上例えばシンボルS1の
左近傍のシンボルをS9、シンボルS2の左近傍のシ
ンボルS10、シンボルS3の右近傍のシンボルを
S11、シンボルS4、の右近傍のシンボルをS12とし
最小の平行四辺形を構成する（S2，S9，S10，
S3），（S2，S3，S12，S11），（S2，S11，S7，S1），
（S2，S1，S6，S9）の組み合わせから成る４ワー
ドが同時に誤るときに、エラー訂正不可能とな
る。例えば（S1，S2，S3の右横のデータW0中の
シンボル、S3の右横のデータW1中のシンボル）
が同時にエラーとなると、これらのシンボルを含
むどのＰ系列、Ｑ系列中でも、２シンボルエラー
となり、訂正不可能となる。
１ワードが誤る確率をPSとすると、S0〜S5の各
ワード毎にエラー訂正が不可能となる確率は、下
記に示すものとなる。
ワード毎にエラー訂正が不可能となる確率は、下
記に示すものとなる。
P0＝10PS 4 P1＝10PS 4
P2＝13PS 4 P2＝14PS 4
P4＝13PS 4 P5＝10PS 4
勿論、５ワード以上が同時に誤り、エラー訂正
が不可能となる場合もあるが、その確率（PS 5以
下）については無視している。また、４ワードに
限らず、一般にｎワード２パリテイの場合も同様
の傾向にある。
が不可能となる場合もあるが、その確率（PS 5以
下）については無視している。また、４ワードに
限らず、一般にｎワード２パリテイの場合も同様
の傾向にある。
従来のエラー訂正符号化方法では、上述のよう
に、データチヤンネルによつてエラー訂正不可能
となる確率が異なることを考慮してないので、こ
の確率が小さいS0，S1或いはS5の位置にパリテイ
データを配置していた。しかし、エラー訂正用の
パリテイより情報データの方が重要なので、
PCMデータをエラー訂正が不可能となる確率が
小さい位置に配することが望ましい。
に、データチヤンネルによつてエラー訂正不可能
となる確率が異なることを考慮してないので、こ
の確率が小さいS0，S1或いはS5の位置にパリテイ
データを配置していた。しかし、エラー訂正用の
パリテイより情報データの方が重要なので、
PCMデータをエラー訂正が不可能となる確率が
小さい位置に配することが望ましい。
NTSC方式のビデオ信号に付随するステレオオ
ーデイオ信号をデイジタル化する場合、サンプリ
ング周波数を2h（hは水平周波数）としたときの
１フイールド分のデイジタルオーデイオ信号は、
1050ワードとなる。つまり、１フイールドが
262.5ラインからなるので、2hでサンプリングし
た時には、左右のチヤンネルで、（262.5×２×２
＝1050ワード）のデイジタルオーデイオ信号が発
生する。この1050ワードに対して６ワードのコン
トロールデータが付加され（ｎ＝８ワード）（ｍ
＝132ブロツク）（ｎ×ｍ＝1056ワード）の単位と
される。第３図は、この1056ワードのデータに対
してＰ，Ｑのパリテイ系列を付加した場合の構成
例を示している。
ーデイオ信号をデイジタル化する場合、サンプリ
ング周波数を2h（hは水平周波数）としたときの
１フイールド分のデイジタルオーデイオ信号は、
1050ワードとなる。つまり、１フイールドが
262.5ラインからなるので、2hでサンプリングし
た時には、左右のチヤンネルで、（262.5×２×２
＝1050ワード）のデイジタルオーデイオ信号が発
生する。この1050ワードに対して６ワードのコン
トロールデータが付加され（ｎ＝８ワード）（ｍ
＝132ブロツク）（ｎ×ｍ＝1056ワード）の単位と
される。第３図は、この1056ワードのデータに対
してＰ，Ｑのパリテイ系列を付加した場合の構成
例を示している。
第３図において、W1〜W8は、横方向の情報デ
ータ系列を示しており、この情報データ系列の夫
夫に含まれ、14ブロツクずつの距離を有する８ワ
ード（×印）により、パリテイ系列Ｐが形成され
る。この２ワード間の距離（Ｄ＝14ブロツク）
は、とりうる最大の値である。つまり、ブロツク
の変化の周期は、132ブロツクを単位としている
ので、第１ブロツクＰパリテイ位置から２ワード
間の距離として14ブロツクずつの距離をとつてＰ
系列を形成すると、Ｐ系列上のW8のブロツク位
置は、112（＝14×８）となり、残りの距離20（132
−112）は、14ブロツク以上有している。従つて、
第３図におけるＰ系列が132ブロツクの位置から、
第１ブロツクの方へ折り返しても、折り返された
データW8中のシンボルとこのＰ系列のパリテイ
Ｐ中のパリテイシンボルとの伝送時の間隔が20と
なり、２シンボル間の距離が小さくなつて、バー
ストエラー訂正能力が低下する問題が生じない。
ータ系列を示しており、この情報データ系列の夫
夫に含まれ、14ブロツクずつの距離を有する８ワ
ード（×印）により、パリテイ系列Ｐが形成され
る。この２ワード間の距離（Ｄ＝14ブロツク）
は、とりうる最大の値である。つまり、ブロツク
の変化の周期は、132ブロツクを単位としている
ので、第１ブロツクＰパリテイ位置から２ワード
間の距離として14ブロツクずつの距離をとつてＰ
系列を形成すると、Ｐ系列上のW8のブロツク位
置は、112（＝14×８）となり、残りの距離20（132
−112）は、14ブロツク以上有している。従つて、
第３図におけるＰ系列が132ブロツクの位置から、
第１ブロツクの方へ折り返しても、折り返された
データW8中のシンボルとこのＰ系列のパリテイ
Ｐ中のパリテイシンボルとの伝送時の間隔が20と
なり、２シンボル間の距離が小さくなつて、バー
ストエラー訂正能力が低下する問題が生じない。
しかしながら、若し、15ブロツクずつの距離を
とつてＰ系列を形成すると、Ｐ系列上のW8のブ
ロツク位置は、120（＝15×８）となり、残りの距
離は、12（＝132−120）となる。従つて、上述の
ように折り返される場合を考えると、15ブロツク
ずつの距離をとつた場合には、２ワード間の距離
が15ブロツクのものと12ブロツクのものとが存在
することになり、この12ブロツク離れたワードに
関しては、バーストエラーの訂正能力が低下する
ことになる。これに対して、14ブロツクずつの距
離をとつた場合には、全てのワードについて２ワ
ード間の距離が14以下になることはない。このよ
うに、全てのワードに対して距離Ｄが最大となる
ようになされ、バーストエラーを訂正する能力を
高くすることができる。
とつてＰ系列を形成すると、Ｐ系列上のW8のブ
ロツク位置は、120（＝15×８）となり、残りの距
離は、12（＝132−120）となる。従つて、上述の
ように折り返される場合を考えると、15ブロツク
ずつの距離をとつた場合には、２ワード間の距離
が15ブロツクのものと12ブロツクのものとが存在
することになり、この12ブロツク離れたワードに
関しては、バーストエラーの訂正能力が低下する
ことになる。これに対して、14ブロツクずつの距
離をとつた場合には、全てのワードについて２ワ
ード間の距離が14以下になることはない。このよ
うに、全てのワードに対して距離Ｄが最大となる
ようになされ、バーストエラーを訂正する能力を
高くすることができる。
また、他方のパリテイ系列Ｑは、情報データ系
列W1〜W8とパリテイ系列Ｐとの夫々に含まれ、
11ブロツクずつの距離を有する９ワード（・印で
示す）により形成される。この例では、このパリ
テイ系列Ｑを形成するそれぞれのワード間の距
離、すなわち、あるワード系列を考えたときに、
この系列からパリテイを生成するために対象とさ
れるワードの互いの距離は、前述のパリテイ系列
Ｐの場合よりも小さくされている。
列W1〜W8とパリテイ系列Ｐとの夫々に含まれ、
11ブロツクずつの距離を有する９ワード（・印で
示す）により形成される。この例では、このパリ
テイ系列Ｑを形成するそれぞれのワード間の距
離、すなわち、あるワード系列を考えたときに、
この系列からパリテイを生成するために対象とさ
れるワードの互いの距離は、前述のパリテイ系列
Ｐの場合よりも小さくされている。
この第３図に示すデータ構成では、１ブロツク
の端部に２つのパリテイ系列Ｐ，Ｑが位置してい
る。しかし、１ブロツクの端部の位置は、前述の
ように、エラー訂正が不可能となる確率が低いも
のであり、したがつて、この位置に冗長データが
あるパリテイ系列を配することは好ましくない。
の端部に２つのパリテイ系列Ｐ，Ｑが位置してい
る。しかし、１ブロツクの端部の位置は、前述の
ように、エラー訂正が不可能となる確率が低いも
のであり、したがつて、この位置に冗長データが
あるパリテイ系列を配することは好ましくない。
そこで、２つのパリテイ系列Ｐ，Ｑを１ブロツ
クの中央位置に持つてくると、第４図に示すよう
なデータ構成となる。この第４図から明かなよう
に、一方のパリテイ系列Ｐは、他方のパリテイ系
列Ｑに含まれるデータを含んでいないために、デ
ータ系列W4とパリテイ系列Ｐとの夫々に含まれ
る２ワード間の距離が28ブロツクとなり、したが
つて、２ワード間の距離Ｄを14ブロツクとするこ
とができない。
クの中央位置に持つてくると、第４図に示すよう
なデータ構成となる。この第４図から明かなよう
に、一方のパリテイ系列Ｐは、他方のパリテイ系
列Ｑに含まれるデータを含んでいないために、デ
ータ系列W4とパリテイ系列Ｐとの夫々に含まれ
る２ワード間の距離が28ブロツクとなり、したが
つて、２ワード間の距離Ｄを14ブロツクとするこ
とができない。
すなわち、パリテイ系列Ｐ，Ｑを単純に１ブロ
ツクの中央位置に配置した場合には、２ワード間
の距離が28ブロツクとなるところが存在する。と
ころで、この例では、132ブロツクを単位として
２ワード間の距離Ｄを最大値、すなわちＤ＝14ブ
ロツクとしているために、上記２ワード間の距離
が28ブロツクとなるところが存在することに対応
してＤ＝13ブロツクとなり、エラー訂正能力が低
下してしまう。
ツクの中央位置に配置した場合には、２ワード間
の距離が28ブロツクとなるところが存在する。と
ころで、この例では、132ブロツクを単位として
２ワード間の距離Ｄを最大値、すなわちＤ＝14ブ
ロツクとしているために、上記２ワード間の距離
が28ブロツクとなるところが存在することに対応
してＤ＝13ブロツクとなり、エラー訂正能力が低
下してしまう。
この発明は、上述の点を考慮して、一方のエラ
ー訂正符号系列の２ワード間の距離を最大とした
ままで、エラー訂正用の冗長シンボルを１ブロツ
クの中央位置の近傍に配するようにしたものであ
る。
ー訂正符号系列の２ワード間の距離を最大とした
ままで、エラー訂正用の冗長シンボルを１ブロツ
クの中央位置の近傍に配するようにしたものであ
る。
この発明を上述のように、（ｎ＝８，ｍ＝132）
の場合に対して適用した一列を第５図に示す。
の場合に対して適用した一列を第５図に示す。
一方のパリテイ系列Ｐは、14ブロツクずつの等
間隔で位置する９ワードによつて形成される。ま
た、パリテイ系列Ｑを形成する場合、情報データ
系列W1〜W8の夫々とパリテイ系列Ｐとから取り
出された９ワードが用いられる。この結果のパリ
テイは、第５図に示すように、情報データ系列
W4に含まれるシンボルのブロツク番号に対して
66ブロツクを加えたブロツク番号の位置に配され
る。すなわち、ブロツク位置に着目して考える
と、シンボルW4が例えば33（＝11×３）ブロツク
の位置にあつたとすると、パリテイ系列Ｑのブロ
ツク位置をシンボルW8から11ブロツク離れた位
置である99（＝11×９）ブロツクの位置に配置す
る。従つて、シンボルW4のブロツク位置を基準
とすると、パリテイ系列Ｑのブロツク位置は66
（＝99−33）となる。このパリテイ系列Ｑのブロ
ツク位置から、シンボルW4から11ブロツク離れ
た位置すなわち44ブロツクの位置に戻る。したが
つて、このパリテイのブロツク番号より55ブロツ
クを減じたものがパリテイ系列Ｐに含まれるシン
ボルのブロツク番号となる。すなわち、パリテイ
行列Ｑを構成する各ワードが直線的に配置される
ように、Ｑパリテイが配置される行を削除したと
する。この場合、パリテイ系列Ｑを構成する後半
部の各ワードW5、……、W8が各々１行繰り上が
るとすれば、このパリテイ系列Ｑに基づいて生成
されたパリテイは、W4のブロツク番号に対して
66ブロツク離れた位置に配置されることによる。
また、パリテイ系列Ｑを構成する前半部の各ワー
ドW1、……、W4が各々１行繰り下がり、各ワー
ドが直線配置れるとすれば、生成されるパリテイ
は、W4のブロツク番号に対し−44離れた位置に
配置されるのである。
間隔で位置する９ワードによつて形成される。ま
た、パリテイ系列Ｑを形成する場合、情報データ
系列W1〜W8の夫々とパリテイ系列Ｐとから取り
出された９ワードが用いられる。この結果のパリ
テイは、第５図に示すように、情報データ系列
W4に含まれるシンボルのブロツク番号に対して
66ブロツクを加えたブロツク番号の位置に配され
る。すなわち、ブロツク位置に着目して考える
と、シンボルW4が例えば33（＝11×３）ブロツク
の位置にあつたとすると、パリテイ系列Ｑのブロ
ツク位置をシンボルW8から11ブロツク離れた位
置である99（＝11×９）ブロツクの位置に配置す
る。従つて、シンボルW4のブロツク位置を基準
とすると、パリテイ系列Ｑのブロツク位置は66
（＝99−33）となる。このパリテイ系列Ｑのブロ
ツク位置から、シンボルW4から11ブロツク離れ
た位置すなわち44ブロツクの位置に戻る。したが
つて、このパリテイのブロツク番号より55ブロツ
クを減じたものがパリテイ系列Ｐに含まれるシン
ボルのブロツク番号となる。すなわち、パリテイ
行列Ｑを構成する各ワードが直線的に配置される
ように、Ｑパリテイが配置される行を削除したと
する。この場合、パリテイ系列Ｑを構成する後半
部の各ワードW5、……、W8が各々１行繰り上が
るとすれば、このパリテイ系列Ｑに基づいて生成
されたパリテイは、W4のブロツク番号に対して
66ブロツク離れた位置に配置されることによる。
また、パリテイ系列Ｑを構成する前半部の各ワー
ドW1、……、W4が各々１行繰り下がり、各ワー
ドが直線配置れるとすれば、生成されるパリテイ
は、W4のブロツク番号に対し−44離れた位置に
配置されるのである。
このようなパリテイ系列Ｑにおいて、情報デー
タ系列W4とパリテイ系列Ｐとの夫々に含まれる
２ワード間の距離が11ブロツクとなり、情報デー
タ系列W8に含まれるワードとパリテイ系列Ｑの
ワードとの間の距離も11ブロツクとなる。したが
つて、パリテイ系列Ｑでは、各ワード間の距離が
等しく11ブロツクとなる。
タ系列W4とパリテイ系列Ｐとの夫々に含まれる
２ワード間の距離が11ブロツクとなり、情報デー
タ系列W8に含まれるワードとパリテイ系列Ｑの
ワードとの間の距離も11ブロツクとなる。したが
つて、パリテイ系列Ｑでは、各ワード間の距離が
等しく11ブロツクとなる。
また、第５図において破線で示すように、情報
データ系列W4に含まれるワードのブロツク番号
から44を減算した位置に、パリテイ系列Ｑのワー
ドを配するようにしても良い。すなわち、先程の
例ではブロツク位置に関しパリテイ系列Ｑをシン
ボルW8の次の位置するようにしたものであるが、
この例ではパリテイ系列の次にシンボルW1を位
置させるものである。従つて、シンボルW4のブ
ロツク位置を基準とすれば、44（＝11×−４）減
算したブロツク位置にパリテイ系列のワードが配
置されることになる。このパリテイ系列Ｑのワー
ドとパリテイ系列Ｐのワードとの距離が55ブロツ
クとなる。
データ系列W4に含まれるワードのブロツク番号
から44を減算した位置に、パリテイ系列Ｑのワー
ドを配するようにしても良い。すなわち、先程の
例ではブロツク位置に関しパリテイ系列Ｑをシン
ボルW8の次の位置するようにしたものであるが、
この例ではパリテイ系列の次にシンボルW1を位
置させるものである。従つて、シンボルW4のブ
ロツク位置を基準とすれば、44（＝11×−４）減
算したブロツク位置にパリテイ系列のワードが配
置されることになる。このパリテイ系列Ｑのワー
ドとパリテイ系列Ｐのワードとの距離が55ブロツ
クとなる。
以上の説明では、パリテイ系列Ｐの２ワード間
の距離Ｄを14ブロツクとしている。その結果、20
ブロツクが余つているが、これを用いて、第６図
に示すように、２ワード間の距離が15ブロツクと
なる箇所を６個作ることができる。また、パリテ
イ系列Ｑの２ワード間の距離は、12ブロツクとし
ている。
の距離Ｄを14ブロツクとしている。その結果、20
ブロツクが余つているが、これを用いて、第６図
に示すように、２ワード間の距離が15ブロツクと
なる箇所を６個作ることができる。また、パリテ
イ系列Ｑの２ワード間の距離は、12ブロツクとし
ている。
そして、第６図に示すように、データ系列W4
の１ワードが含まれるブロツク番号に対して72ブ
ロツクを加えたブロツク番号にパリテイ系列Ｑの
データを配する。このようにすれば、パリテイ系
列Ｑの各２ワード間の距離が等しく12ブロツクと
なる。
の１ワードが含まれるブロツク番号に対して72ブ
ロツクを加えたブロツク番号にパリテイ系列Ｑの
データを配する。このようにすれば、パリテイ系
列Ｑの各２ワード間の距離が等しく12ブロツクと
なる。
また、第６図において破線で示すように、デー
タ系列W4に含まれるワードのブロツク番号から
48を減じたブロツク番号にパリテイ系列Ｑのデー
タを配するようにしても良い。この例において
も、パリテイＱの位置は、第５図の場合と同様に
して求めることができる。すなわち、Ｑパリテイ
が配置される行を削除し、各ワードW5、……、
W8が各々１行繰り上がり、あるいはW1、……、
W4が各々１行繰り下がつてパリテイ系列Ｑが直
線的になるようにした場合生成されるパリテイ位
置は、W4のワードのブロツク番号に対して70あ
るいは−48離れることになる。
タ系列W4に含まれるワードのブロツク番号から
48を減じたブロツク番号にパリテイ系列Ｑのデー
タを配するようにしても良い。この例において
も、パリテイＱの位置は、第５図の場合と同様に
して求めることができる。すなわち、Ｑパリテイ
が配置される行を削除し、各ワードW5、……、
W8が各々１行繰り上がり、あるいはW1、……、
W4が各々１行繰り下がつてパリテイ系列Ｑが直
線的になるようにした場合生成されるパリテイ位
置は、W4のワードのブロツク番号に対して70あ
るいは−48離れることになる。
第７図は、デイジタルオーデイオ信号を磁気テ
ープに記録する場合に対してこの発明を適用した
一実施例の構成を示す。
ープに記録する場合に対してこの発明を適用した
一実施例の構成を示す。
第７図において、１で示す入力端子に記録オー
デイオ信号が供給され、Ａ／Ｄコンバータ２によ
りデイジタル化される。第７図における実線矢印
は、記録時の信号の方向を示し、破線矢印は、再
生時の信号の方向を示している。
デイオ信号が供給され、Ａ／Ｄコンバータ２によ
りデイジタル化される。第７図における実線矢印
は、記録時の信号の方向を示し、破線矢印は、再
生時の信号の方向を示している。
Ａ／Ｄコンバータ２からのデイジタルオーデイ
オ信号がRAM３又はRAM４に書込まれる。こ
のRAM３及及びRAM４の夫々は、１フイール
ド分のデイジタルオーデイオ信号を記憶できるも
ので、入力データが一方のRAMに書込まれてい
る間に、前のフイールドのデータが他方のRAM
から読出されてＰ，Ｑエンコーダ／デコーダ６に
供給され、２つのパリテイが形成され、このパリ
テイが他方のRAMに書込まれる。このRAM３
及びRAM４の夫々のメモリー領域に、所定のデ
ータを書込むと共に、インターリーブして読出す
ために、アドレス発生回路５が設けられている。
このアドレス発生回路５は、アドレスカウンタ、
ROM及びアダーによつて所定のブロツクアドレ
スを発生するものである。
オ信号がRAM３又はRAM４に書込まれる。こ
のRAM３及及びRAM４の夫々は、１フイール
ド分のデイジタルオーデイオ信号を記憶できるも
ので、入力データが一方のRAMに書込まれてい
る間に、前のフイールドのデータが他方のRAM
から読出されてＰ，Ｑエンコーダ／デコーダ６に
供給され、２つのパリテイが形成され、このパリ
テイが他方のRAMに書込まれる。このRAM３
及びRAM４の夫々のメモリー領域に、所定のデ
ータを書込むと共に、インターリーブして読出す
ために、アドレス発生回路５が設けられている。
このアドレス発生回路５は、アドレスカウンタ、
ROM及びアダーによつて所定のブロツクアドレ
スを発生するものである。
また、RAM３又はRAM４から読出されたデ
イジタルオーデイオ信号及びパリテイデータが加
算器７に供給され、ブロツクアドレス発生器８か
らのブロツクアドレスが付加される。そして、加
算器７の出力が並列直列変換器９により直列化さ
れ、CRCエンコーダ／デコーダ１０に供給され
る。
イジタルオーデイオ信号及びパリテイデータが加
算器７に供給され、ブロツクアドレス発生器８か
らのブロツクアドレスが付加される。そして、加
算器７の出力が並列直列変換器９により直列化さ
れ、CRCエンコーダ／デコーダ１０に供給され
る。
CRCエンコーダ／デコーダ１０は、例えば
（X16＋X12＋X5＋１）を生成多項式とするもの
で、16ビツトのCRCコードを発生して各ブロツ
クに付加する。このCRCエンコーダ／デコーダ
１０の動作がCRCタイミング発生器１１によつ
て制御される。この例では、FM変調方式を用い
ているので、CRCエンコーダ／デコーダ１０の
出力がFMエンコーダ／デコーダ１２に供給され
る。
（X16＋X12＋X5＋１）を生成多項式とするもの
で、16ビツトのCRCコードを発生して各ブロツ
クに付加する。このCRCエンコーダ／デコーダ
１０の動作がCRCタイミング発生器１１によつ
て制御される。この例では、FM変調方式を用い
ているので、CRCエンコーダ／デコーダ１０の
出力がFMエンコーダ／デコーダ１２に供給され
る。
更に、加算器１３において同期信号発生器14か
らのブロツク同期信号が付加され、出力端子１５
に取り出される。この出力端子１５に取り出され
たデイジタル信号が回転ヘツドにより磁気テープ
に記録される。
らのブロツク同期信号が付加され、出力端子１５
に取り出される。この出力端子１５に取り出され
たデイジタル信号が回転ヘツドにより磁気テープ
に記録される。
また、磁気テープから再生されたデイジタル信
号が入力端子１６に供給され、同期検出回路１７
を介してFMエンコーダ／デコーダ１２に供給さ
れ、FM復調される。このFM復調された再生デ
ータがCRCエンコーダ／デコーダ１０に供給さ
れ、各ブロツク毎にCRCコードによりエラーチ
エツクされ、その結果が１ビツトのエラーポイン
タとして取り出される。このエラーポインタがポ
インタRAM１８及び１９に記憶される。このポ
インタRAM１８及び１９は、RAM３及び４と
を対応しており、その（10×132＝1320ブロツク）
の各アドレスにエラーポインタが書込まれる。つ
まり、アドレス発生回路５から、RAM３及び４
と共通のブロツクアドレスがポインタRAM１８
及び１９に供給される。
号が入力端子１６に供給され、同期検出回路１７
を介してFMエンコーダ／デコーダ１２に供給さ
れ、FM復調される。このFM復調された再生デ
ータがCRCエンコーダ／デコーダ１０に供給さ
れ、各ブロツク毎にCRCコードによりエラーチ
エツクされ、その結果が１ビツトのエラーポイン
タとして取り出される。このエラーポインタがポ
インタRAM１８及び１９に記憶される。このポ
インタRAM１８及び１９は、RAM３及び４と
を対応しており、その（10×132＝1320ブロツク）
の各アドレスにエラーポインタが書込まれる。つ
まり、アドレス発生回路５から、RAM３及び４
と共通のブロツクアドレスがポインタRAM１８
及び１９に供給される。
また、再生データは、バツフア２０と直列並列
変換器２１とを介してRAM３及び４に供給され
る。このバツフア２０は、CRCチエツクの結果
であるエラーポインタが形成されるまで、再生デ
ータを遅延させるものである。
変換器２１とを介してRAM３及び４に供給され
る。このバツフア２０は、CRCチエツクの結果
であるエラーポインタが形成されるまで、再生デ
ータを遅延させるものである。
RAM３とRAM４とは、記録時と同様に、そ
の一方に対して再生データが書込まれているフイ
ールドでは、その他方から読出された再生データ
のエラー訂正がなされるように動作する。この
RAM３又はRAM４に対する再生データの書込
時に、エラーポインタによつて示されるエラーワ
ードが書込まれないようにされる。このため、ポ
インタRAM１８又は１９から読出されたエラー
ポイントがタイミング発生器２２に供給され、こ
れからRAM３又は４に対する制御信号を発生し
ている。
の一方に対して再生データが書込まれているフイ
ールドでは、その他方から読出された再生データ
のエラー訂正がなされるように動作する。この
RAM３又はRAM４に対する再生データの書込
時に、エラーポインタによつて示されるエラーワ
ードが書込まれないようにされる。このため、ポ
インタRAM１８又は１９から読出されたエラー
ポイントがタイミング発生器２２に供給され、こ
れからRAM３又は４に対する制御信号を発生し
ている。
RAM３又は４から読出された再生データが
Ｐ，Ｑエンコーダ／デコーダ６に供給され、パリ
テイを用いたエラー訂正が行なわれ、エラー訂正
されたデータが再びRAM３又は４に書込まれ
る。このエラー訂正の際に、エラーワードは、こ
れがエラーであるという情報さえあれば良く、し
たがつて、上述のように、エラーワード自体の
RAM３又は４に対する書込は、行なわれない。
また、ひとつのパリテ生成系列に２ワード以上の
エラーワードが含まれるとエラー訂正できない
が、パリテイＰの系列を用いたエラー訂正とパリ
テイＱの系列を用いたエラー訂正とを交互に繰り
返して行なうことにより、エラー訂正不能となる
ワード数が減少する。
Ｐ，Ｑエンコーダ／デコーダ６に供給され、パリ
テイを用いたエラー訂正が行なわれ、エラー訂正
されたデータが再びRAM３又は４に書込まれ
る。このエラー訂正の際に、エラーワードは、こ
れがエラーであるという情報さえあれば良く、し
たがつて、上述のように、エラーワード自体の
RAM３又は４に対する書込は、行なわれない。
また、ひとつのパリテ生成系列に２ワード以上の
エラーワードが含まれるとエラー訂正できない
が、パリテイＰの系列を用いたエラー訂正とパリ
テイＱの系列を用いたエラー訂正とを交互に繰り
返して行なうことにより、エラー訂正不能となる
ワード数が減少する。
このRAM３及びRAM４から読出されたエラ
ー訂正後の再生データが補正回路２３に供給さ
れ、エラー訂正不能なワードが平均値補間の処理
を受ける。そして、この補正回路２３の出力が
Ｄ／Ａコンバータ２４によりアナログ化され、出
力端子２５に再生オーデイオ信号が取り出され
る。なお、２チヤンネルの信号と対応して、Ａ／
Ｄコンバータ２及びＤ／Ａコンバータ２４が設け
られている。
ー訂正後の再生データが補正回路２３に供給さ
れ、エラー訂正不能なワードが平均値補間の処理
を受ける。そして、この補正回路２３の出力が
Ｄ／Ａコンバータ２４によりアナログ化され、出
力端子２５に再生オーデイオ信号が取り出され
る。なお、２チヤンネルの信号と対応して、Ａ／
Ｄコンバータ２及びＤ／Ａコンバータ２４が設け
られている。
以上の説明から理解されるように、この発明に
依れば、エラー訂正符号系列の冗長シンボルを各
ブロツクの略中央位置に配置しても、該冗長シン
ボルの配置によつてエラー訂正符号系列の２ワー
ド間の距離が小さくなることがない。然も、エラ
ー訂正が不可能となる確率が低いブロツク位置に
本来伝送すべきデイジタル情報信号が配置されて
いるためにエラー訂正能力が一層向上させること
ができる。
依れば、エラー訂正符号系列の冗長シンボルを各
ブロツクの略中央位置に配置しても、該冗長シン
ボルの配置によつてエラー訂正符号系列の２ワー
ド間の距離が小さくなることがない。然も、エラ
ー訂正が不可能となる確率が低いブロツク位置に
本来伝送すべきデイジタル情報信号が配置されて
いるためにエラー訂正能力が一層向上させること
ができる。
なお、エラー訂正用の符号として、隣接符号
や、リードソロモン符号を用いることができ、異
なる符号を組合せるようにもできる。これらの符
号の場合では、２個以上の冗長コードが用いられ
る。
や、リードソロモン符号を用いることができ、異
なる符号を組合せるようにもできる。これらの符
号の場合では、２個以上の冗長コードが用いられ
る。
第１図及び第２図はクロスインターリーブ用い
たエラー訂正符号化の説明に用いる略線図、第３
図及び第４図はブロツク完結形のクロスインター
リーブを用いたエラー訂正符号化の説明に用いる
略線図、第５図はこの発明の一実施例におけるデ
ータ構成の説明に用いる略線図、第６図はこの発
明の他の実施例におけるデータ構成の説明に用い
る略線図、第７図はこの発明が適用されたエラー
訂正エンコーダ及びエラー訂正デコーダの構成を
示すブロツク図である。 １……オーデイオ信号の入力端子、３，４……
RAM、６……Ｐ，Ｑエンコーダ／デコーダ、１
０……CRCエンコーダ／デコーダ、１５……記
録信号の出力端子、１６……再生信号の入力端
子、１８，１９……ポインタRAM、２３……補
正回路、２５……再生オーデイオ信号の出力端
子。
たエラー訂正符号化の説明に用いる略線図、第３
図及び第４図はブロツク完結形のクロスインター
リーブを用いたエラー訂正符号化の説明に用いる
略線図、第５図はこの発明の一実施例におけるデ
ータ構成の説明に用いる略線図、第６図はこの発
明の他の実施例におけるデータ構成の説明に用い
る略線図、第７図はこの発明が適用されたエラー
訂正エンコーダ及びエラー訂正デコーダの構成を
示すブロツク図である。 １……オーデイオ信号の入力端子、３，４……
RAM、６……Ｐ，Ｑエンコーダ／デコーダ、１
０……CRCエンコーダ／デコーダ、１５……記
録信号の出力端子、１６……再生信号の入力端
子、１８，１９……ポインタRAM、２３……補
正回路、２５……再生オーデイオ信号の出力端
子。
Claims (1)
- 【特許請求の範囲】 １ 伝送すべき所定数のデイジタル情報信号がｎ
行×ｍ列の２次元配列とされ、上記２次元配列で
もつてエラー訂正符号化のためのインターリーブ
が完結するようになされたデータ伝送方法であつ
て、 上記２次元配列の列方向所定間隔毎であつて行
を異なしめて選択されるｎシンボルからなる第１
のエラー訂正符号化を行う系列から第１の冗長シ
ンボルが生成され、上記列方向所定間隔とは異な
る所定の間隔毎であつて、行を異ならしめて選択
されるｎシンボル及び上記第１の冗長シンボルか
ら成る第２のエラー訂正符号化を行う系列から第
２の冗長シンボルが生成され、上記第１及び第２
の冗長シンボル上記２次元配列の略中央行位置に
配置されると共に、上記第２の冗長シンボルが上
記第２のエラー訂正符号化を行う系列の一端部を
構成する列位置に配置され、上記伝送すべきデイ
ジタル情報信号と共に順次伝送されるようにした
ことを特徴とするデータ伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747782A JPS598445A (ja) | 1982-07-06 | 1982-07-06 | デ−タ伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747782A JPS598445A (ja) | 1982-07-06 | 1982-07-06 | デ−タ伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598445A JPS598445A (ja) | 1984-01-17 |
| JPH0473334B2 true JPH0473334B2 (ja) | 1992-11-20 |
Family
ID=14712659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11747782A Granted JPS598445A (ja) | 1982-07-06 | 1982-07-06 | デ−タ伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598445A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4391396C2 (de) * | 1992-03-27 | 2000-10-26 | Kawasaki Steel Co | Verfahren zum Walzen von H-Profilstahl |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735444A (en) * | 1980-08-12 | 1982-02-26 | Sony Corp | Pcm signal transmission method |
-
1982
- 1982-07-06 JP JP11747782A patent/JPS598445A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS598445A (ja) | 1984-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007858B1 (ko) | 데이타 전송방법 | |
| US4688225A (en) | Method for uniformly encoding data occurring with different word lengths | |
| US4375100A (en) | Method and apparatus for encoding low redundancy check words from source data | |
| US4697212A (en) | Method and apparatus for recording a digital information signal | |
| US4630272A (en) | Encoding method for error correction | |
| US4598403A (en) | Encoding method for error correction | |
| US6216245B1 (en) | Error correction coding method and apparatus thereof, error correction decoding method apparatus thereof, data recording and reproducing apparatus, and recording medium | |
| KR850000165B1 (ko) | Pcm신호 전송방법 | |
| US4748628A (en) | Method and apparatus for correcting errors in digital audio signals | |
| EP0317197B1 (en) | Error detection and correction method | |
| US4451919A (en) | Digital signal processor for use in recording and/or reproducing equipment | |
| JPH0193933A (ja) | エラー訂正符号化装置 | |
| JPH0473334B2 (ja) | ||
| JPH08509351A (ja) | セミサイクリックコードに基づく誤り補正可能データ伝送方法及び装置 | |
| JP3304217B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル装置 | |
| JPS6338897B2 (ja) | ||
| JPH0656695B2 (ja) | インタ−リ−ブ回路 | |
| JPS6150538B2 (ja) | ||
| JPS58199409A (ja) | ディジタル情報信号の処理方法 | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| JP2687355B2 (ja) | データ記録方法及び記録装置 | |
| JPH041531B2 (ja) | ||
| JPS6276066A (ja) | デイジタル信号記録方法 | |
| JPS6231070A (ja) | 誤り検出訂正方式 | |
| JPS61237522A (ja) | 誤り訂正方法 |