JPH0157821U - - Google Patents

Description

【図面の簡単な説明】

第１図ないし第６図は本考案の各実施例に係り
、第１図は一実施例の回路図、第２図は接合形ト
ランジスタのドレイン電流対ゲート・ソース間電
圧との一般的特性図、第３図は従来例と実施例と
の動作上の相違の説明に供するための図であり、
第３図ａ―１，ａ―２は発光ダイオード電流特性
図、第３図ｂ―１，ｂ―２は接合形トランジスタ
のゲート・ソース間電圧の特性図、第３図ｃ―１
，ｃ―２は電界効果トランジスタのゲート・ソー
ス間電圧の特性図である。そして、第３図ａ―１
，ｂ―１，ｃ―１は従来例、第３図ａ―１，ｂ―
２，ｃ―２は実施例を示している。第４図は他の
実施例の回路図、第５図はさらに他の実施例の回
路図、第６図はさらにまた他の実施例の回路図で
ある。第７図は従来例の回路図、第８図は他の従
来例の回路図である。 １……発光ダイオード、２……起電力発生素子
アレー、３……電界効果トランジスタ、７……バ
イアス抵抗、８……接合形トランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 受光入力に応答して起電力を発生する起電力発
   生素子の複数を直列に接続して構成され、かつＭ
   ＯＳ型電界効果トランジスタのゲート端子とソー
   ス端子との間に接続された起電力発生素子アレー
   と、 前記ＭＯＳ型電界効果トランジスタのゲート端
   子とソース端子との間に存在する浮遊容量におけ
   る充電電荷の放電経路を与える放電回路とで構成
   されてなるＭＯＳ型電界効果トランジスタの駆動
   回路において、 前記放電回路は、 前記浮遊容量への充電電流経路に挿入されたバ
   イアス抵抗と、 前記ＭＯＳ型電界効果トランジスタのゲート端
   子とソース端子との間にそのソース端子とドレイ
   ン端子とを、またそのゲート端子とソース端子と
   の間に前記バイアス抵抗をそれぞれ接続された接
   合形トランジスタ とを含むことを特徴とするＭＯＳ型電界効果トラ
   ンジスタの駆動回路。