JPH086653A - レファレンス電圧発生回路 - Google Patents
レファレンス電圧発生回路Info
- Publication number
- JPH086653A JPH086653A JP6134659A JP13465994A JPH086653A JP H086653 A JPH086653 A JP H086653A JP 6134659 A JP6134659 A JP 6134659A JP 13465994 A JP13465994 A JP 13465994A JP H086653 A JPH086653 A JP H086653A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- transistor
- load
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】ＭＯＳトランジスタのしきい値電圧のばらつき
に依存することなく、一定の電圧を安定に発生できるレ
ファレンス電圧発生回路を実現する。 【構成】負荷用ＭＯＳトランジスタおよび駆動用ＭＯＳ
トランジスタを同一導電型で、同一動作型、すなわちＮ
チャネルで、デプレッション型ＭＯＳトランジスタＮＤ
１１，ＮＤ１２により構成し、負荷用ＭＯＳトランジス
タのゲートを出力端子ＴOUT に接続し、駆動用ＭＯＳト
ランジスタＮＤ１２のソースに所定のオフセット電圧Ｖ
off を与え、駆動用ＭＯＳトランジスタＮＤ１２のゲー
トを接地ＧＮＤラインに接続する。これにより、ＭＯＳ
トランジスタのしきい値電圧のばらつきに依存すること
なく、一定の電圧を安定に発生できる。
に依存することなく、一定の電圧を安定に発生できるレ
ファレンス電圧発生回路を実現する。 【構成】負荷用ＭＯＳトランジスタおよび駆動用ＭＯＳ
トランジスタを同一導電型で、同一動作型、すなわちＮ
チャネルで、デプレッション型ＭＯＳトランジスタＮＤ
１１，ＮＤ１２により構成し、負荷用ＭＯＳトランジス
タのゲートを出力端子ＴOUT に接続し、駆動用ＭＯＳト
ランジスタＮＤ１２のソースに所定のオフセット電圧Ｖ
off を与え、駆動用ＭＯＳトランジスタＮＤ１２のゲー
トを接地ＧＮＤラインに接続する。これにより、ＭＯＳ
トランジスタのしきい値電圧のばらつきに依存すること
なく、一定の電圧を安定に発生できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタに
より構成され、一定の電圧を出力するレファレンス電圧
発生回路に関するものである。
より構成され、一定の電圧を出力するレファレンス電圧
発生回路に関するものである。
【０００２】
【従来の技術】図６は、従来のレファレンス電圧発生回
路の基本構成を示す回路図である。この回路は、負荷用
のデプレッション型ＮＭＯＳトランジスタＮＤ１と駆動
用のエンハンスメント型ＮＭＯＳトランジスタＮＥ１
が、電源電圧ＶCCと接地ＧＮＤとの間に直列に接続さ
れ、両トランジスタＮＤ１およびＮＥ１のゲート同士の
接続点からなる入力端子ＴINと、トランジスタＮＤ１の
ソースとトランジスタＮＥ１のドレインとの接続点から
なる出力端子ＴOUT とが接続されて構成されている。
路の基本構成を示す回路図である。この回路は、負荷用
のデプレッション型ＮＭＯＳトランジスタＮＤ１と駆動
用のエンハンスメント型ＮＭＯＳトランジスタＮＥ１
が、電源電圧ＶCCと接地ＧＮＤとの間に直列に接続さ
れ、両トランジスタＮＤ１およびＮＥ１のゲート同士の
接続点からなる入力端子ＴINと、トランジスタＮＤ１の
ソースとトランジスタＮＥ１のドレインとの接続点から
なる出力端子ＴOUT とが接続されて構成されている。
【０００３】この回路の発生電圧はＶｒであり、この電
圧Ｖｒは、図７に示すようにして設定される。
圧Ｖｒは、図７に示すようにして設定される。
【０００４】図７は、図６の回路の電圧−電流特性を示
す図である。図７において、横軸が電圧、縦軸が電流を
表し、図中、Ａで示す曲線が負荷用トランジスタの特性
を、Ｂで示す曲線が駆動用トランジスタの特性を示して
いる。そして、両曲線ＡおよびＢの交点Ｘから一定電圧
Ｖｒは設定される。
す図である。図７において、横軸が電圧、縦軸が電流を
表し、図中、Ａで示す曲線が負荷用トランジスタの特性
を、Ｂで示す曲線が駆動用トランジスタの特性を示して
いる。そして、両曲線ＡおよびＢの交点Ｘから一定電圧
Ｖｒは設定される。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た回路構成の場合、通常ＩＣの製造工程では、エンハン
スメント型トランジスタのしきい値電圧とデプレッショ
ン型トランジスタのしきい値電圧とは別々に制御される
ことから、ある程度のバラツキは避けられない。その結
果、各型のトランジスタがそれぞれ許容規格内で製造さ
れたとしても、図８に示すように、電圧ＶｒはＶr1から
Ｖr2の範囲でばらつく。
た回路構成の場合、通常ＩＣの製造工程では、エンハン
スメント型トランジスタのしきい値電圧とデプレッショ
ン型トランジスタのしきい値電圧とは別々に制御される
ことから、ある程度のバラツキは避けられない。その結
果、各型のトランジスタがそれぞれ許容規格内で製造さ
れたとしても、図８に示すように、電圧ＶｒはＶr1から
Ｖr2の範囲でばらつく。
【０００６】なお、図８においては、実線で示す曲線Ａ
1 ，Ｂ1 はしきい値電圧が設計値よりも低くなった場
合、すなわちドレイン−ソース電流Ｉdsが大きい場合の
特性を示し、破線で示す曲線Ａ2 ，Ｂ2 はしきい値電圧
が設計値よりも高くなった場合、すなわちドレイン−ソ
ース電流Ｉdsが少ない場合の特性を示している。図９に
示すように、負荷用ＭＯＳトランジスタと駆動用ＭＯＳ
トランジスタとは、各々相関なくばらつくので、最悪の
場合、上述したように、電圧ＶｒはＶｒ１からＶｒにま
でばらつく。
1 ，Ｂ1 はしきい値電圧が設計値よりも低くなった場
合、すなわちドレイン−ソース電流Ｉdsが大きい場合の
特性を示し、破線で示す曲線Ａ2 ，Ｂ2 はしきい値電圧
が設計値よりも高くなった場合、すなわちドレイン−ソ
ース電流Ｉdsが少ない場合の特性を示している。図９に
示すように、負荷用ＭＯＳトランジスタと駆動用ＭＯＳ
トランジスタとは、各々相関なくばらつくので、最悪の
場合、上述したように、電圧ＶｒはＶｒ１からＶｒにま
でばらつく。
【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ＭＯＳトランジスタのしきい値
電圧のばらつきに依存することなく、一定の電圧を安定
に発生できるレファレンス電圧発生回路を提供すること
にある。
のであり、その目的は、ＭＯＳトランジスタのしきい値
電圧のばらつきに依存することなく、一定の電圧を安定
に発生できるレファレンス電圧発生回路を提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の電位と第２の電位との間に、負荷用
ＭＯＳトランジスタおよび駆動用ＭＯＳトランジスタが
直列に接続され、この接続点から一定電圧を出力するレ
ファレンス電圧発生回路は、上記負荷用ＭＯＳトランジ
スタおよび駆動用ＭＯＳトランジスタが、同一導電型で
同一動作型のＭＯＳトランジスタにより構成され、上記
駆動用ＭＯＳトランジスタのゲートが定電位に接続さ
れ、ソースに第２の電位に対して一定電圧だけオフセッ
トさせたオフセット電圧が供給されている。
め、本発明の第１の電位と第２の電位との間に、負荷用
ＭＯＳトランジスタおよび駆動用ＭＯＳトランジスタが
直列に接続され、この接続点から一定電圧を出力するレ
ファレンス電圧発生回路は、上記負荷用ＭＯＳトランジ
スタおよび駆動用ＭＯＳトランジスタが、同一導電型で
同一動作型のＭＯＳトランジスタにより構成され、上記
駆動用ＭＯＳトランジスタのゲートが定電位に接続さ
れ、ソースに第２の電位に対して一定電圧だけオフセッ
トさせたオフセット電圧が供給されている。
【０００９】また、本発明のレファレンス電圧発生回路
では、上記負荷用ＭＯＳトランジスタおよび駆動用ＭＯ
Ｓトランジスタの動作型がデプレッション型であり、負
荷用ＭＯＳトランジスタのゲートが上記接続点に接続さ
れ、上記駆動用ＭＯＳトランジスタのゲートが第２の電
位に接続されている。
では、上記負荷用ＭＯＳトランジスタおよび駆動用ＭＯ
Ｓトランジスタの動作型がデプレッション型であり、負
荷用ＭＯＳトランジスタのゲートが上記接続点に接続さ
れ、上記駆動用ＭＯＳトランジスタのゲートが第２の電
位に接続されている。
【００１０】また、本発明のレファレンス電圧発生回路
では、上記オフセット電圧が、ＰＮ接合の順方向電圧に
より実現されている。
では、上記オフセット電圧が、ＰＮ接合の順方向電圧に
より実現されている。
【００１１】
【作用】本発明によれば、駆動用ＭＯＳトランジスタの
ソースに対し、所定のオフセット電圧が与えられること
により、トランジスタのしきい値電が設計値よりばらつ
いても、負荷用ＭＯＳトランジスタと駆動用ＭＯＳトラ
ンジスタとが同じようにばらつき、発生電圧のばらつき
は実用上十分に小さくなる。
ソースに対し、所定のオフセット電圧が与えられること
により、トランジスタのしきい値電が設計値よりばらつ
いても、負荷用ＭＯＳトランジスタと駆動用ＭＯＳトラ
ンジスタとが同じようにばらつき、発生電圧のばらつき
は実用上十分に小さくなる。
【００１２】
【実施例】図１は、本発明に係るレファレンス電圧発生
回路の第１の実施例を示す回路図である。図１におい
て、ＶCCは電源電圧、ＧＮＤは接地、Ｖoff はオフセッ
ト電圧、Ｖｒは発生（出力）電圧、ＮＤ１１は負荷用の
デプレッション型ＮＭＯＳトランジスタ、ＮＤ１２は駆
動用のデプレッション型ＮＭＯＳトランジスタをそれぞ
れ示している。すなわち、本実施例の回路では、負荷用
ＭＯＳトランジスタおよび駆動用ＭＯＳトランジスタ共
に、同一導電型で、同一動作型、すなわちＮチャネル型
でデプレッション型のＭＯＳトランジスタにより構成さ
れている。
回路の第１の実施例を示す回路図である。図１におい
て、ＶCCは電源電圧、ＧＮＤは接地、Ｖoff はオフセッ
ト電圧、Ｖｒは発生（出力）電圧、ＮＤ１１は負荷用の
デプレッション型ＮＭＯＳトランジスタ、ＮＤ１２は駆
動用のデプレッション型ＮＭＯＳトランジスタをそれぞ
れ示している。すなわち、本実施例の回路では、負荷用
ＭＯＳトランジスタおよび駆動用ＭＯＳトランジスタ共
に、同一導電型で、同一動作型、すなわちＮチャネル型
でデプレッション型のＭＯＳトランジスタにより構成さ
れている。
【００１３】負荷用デプッレッション型ＮＭＯＳトラン
ジスタ（以下、負荷用ＭＯＳトランジスタという）ＮＤ
１１のドレインは電源電圧ＶCCの供給ラインに接続さ
れ、ソースおよびゲートは駆動用デプレッション型ＮＭ
ＯＳトランジスタ（以下、駆動用ＭＯＳトランジスタと
いう）ＮＤ１２のドレインに接続され、これらの接続点
により出力端子ＴOUT が構成されている。駆動用ＭＯＳ
トランジスタＮＤ１２のゲートは接地ＧＮＤラインに接
続され、ソースには０．２〜０．６Ｖのオフセット電圧
Ｖoff が与えるている。このソースのオフセット電圧Ｖ
off は、たとえばＰＮ接合の順方向電圧で与えることが
できる。
ジスタ（以下、負荷用ＭＯＳトランジスタという）ＮＤ
１１のドレインは電源電圧ＶCCの供給ラインに接続さ
れ、ソースおよびゲートは駆動用デプレッション型ＮＭ
ＯＳトランジスタ（以下、駆動用ＭＯＳトランジスタと
いう）ＮＤ１２のドレインに接続され、これらの接続点
により出力端子ＴOUT が構成されている。駆動用ＭＯＳ
トランジスタＮＤ１２のゲートは接地ＧＮＤラインに接
続され、ソースには０．２〜０．６Ｖのオフセット電圧
Ｖoff が与えるている。このソースのオフセット電圧Ｖ
off は、たとえばＰＮ接合の順方向電圧で与えることが
できる。
【００１４】図２は、図１の回路の電圧−電流特性を示
す図である。図２において、横軸が電圧、縦軸が電流を
表している。また、図中、Ａ11，Ａ12で示す曲線が負荷
用ＭＯＳトランジスタの特性を、Ｂ11，Ｂ12で示す曲線
が駆動用ＭＯＳトランジスタの特性を示し、さらに、実
線で示す曲線Ａ11，Ｂ11はしきい値電圧が設計値よりも
低くなった場合、すなわちドレイン−ソース電流Ｉdsが
大きい場合の特性を示し、破線で示す曲線Ａ12，Ｂ12は
しきい値電圧が設定値よりも高くなった場合、すなわち
ドレイン−ソース電流Ｉdsが少ない場合の特性を示して
いる。
す図である。図２において、横軸が電圧、縦軸が電流を
表している。また、図中、Ａ11，Ａ12で示す曲線が負荷
用ＭＯＳトランジスタの特性を、Ｂ11，Ｂ12で示す曲線
が駆動用ＭＯＳトランジスタの特性を示し、さらに、実
線で示す曲線Ａ11，Ｂ11はしきい値電圧が設計値よりも
低くなった場合、すなわちドレイン−ソース電流Ｉdsが
大きい場合の特性を示し、破線で示す曲線Ａ12，Ｂ12は
しきい値電圧が設定値よりも高くなった場合、すなわち
ドレイン−ソース電流Ｉdsが少ない場合の特性を示して
いる。
【００１５】発生電圧Ｖｒの設定は、負荷用ＭＯＳトラ
ンジスタＮＤ１１の特性曲線Ａ11，Ａ12と駆動用トラン
ジスタＮＤ１２の特性曲線Ｂ11，Ｂ12との交点Ｘ11，Ｘ
12から設定することができるが、図２に示すように、本
実施例では、駆動用ＭＯＳトランジスタＮＤ１２のソー
スにオフセット電圧Ｖoff を与えているので、しきい値
電圧が設計値よりも低くなった場合の両トランジスタの
特性曲線の交点Ｘ11としきい値電圧が設計値よりも低く
なった場合の両トランジスタの特性曲線の交点Ｘ12とが
ほぼ同一電圧点近傍で形成される。すなわち、駆動用Ｍ
ＯＳトランジスタＮＤ１２のソースに対し、所定のオフ
セット電圧Ｖoff を与えることにより、図２中破線で示
すようにトランジスタのしきい値電が設計値よりばらつ
いても、負荷用ＭＯＳトランジスタＮＤ１１と駆動用Ｍ
ＯＳトランジスタＮＤ１２とが同じようにばらつき、す
なわちドレイン−ソース電流Ｉdsの増減が同期すること
から、交点に対応した電圧Ｖｒのばらつきは実用上十分
に小さくなる。
ンジスタＮＤ１１の特性曲線Ａ11，Ａ12と駆動用トラン
ジスタＮＤ１２の特性曲線Ｂ11，Ｂ12との交点Ｘ11，Ｘ
12から設定することができるが、図２に示すように、本
実施例では、駆動用ＭＯＳトランジスタＮＤ１２のソー
スにオフセット電圧Ｖoff を与えているので、しきい値
電圧が設計値よりも低くなった場合の両トランジスタの
特性曲線の交点Ｘ11としきい値電圧が設計値よりも低く
なった場合の両トランジスタの特性曲線の交点Ｘ12とが
ほぼ同一電圧点近傍で形成される。すなわち、駆動用Ｍ
ＯＳトランジスタＮＤ１２のソースに対し、所定のオフ
セット電圧Ｖoff を与えることにより、図２中破線で示
すようにトランジスタのしきい値電が設計値よりばらつ
いても、負荷用ＭＯＳトランジスタＮＤ１１と駆動用Ｍ
ＯＳトランジスタＮＤ１２とが同じようにばらつき、す
なわちドレイン−ソース電流Ｉdsの増減が同期すること
から、交点に対応した電圧Ｖｒのばらつきは実用上十分
に小さくなる。
【００１６】図３は、図１の回路と同様の回路を用いて
駆動用トランジスタのソースに０．５Ｖのオフセット電
圧を与えた場合と与えない場合であって、電源電圧ＶCC
を３．５Ｖ〜５．５Ｖの間で０．５Ｖ間隔で変化させた
ときの実測結果を示す図である。図中、Ｂ21で示す曲線
がオフセット電圧Ｖoff を与えた場合の駆動用ＭＯＳト
ランジスタの特性曲線、Ｂ22がオフセット電圧Ｖoff を
与えない場合の駆動用ＭＯＳトランジスタの特性曲線を
示している。また、Ａ21，Ａ22で示す曲線は負荷用ＭＯ
Ｓトランジスタの特性曲線を示している。図３に示すよ
うに、実測においても、駆動用ＭＯＳトランジスタＮＤ
１２のソースに対し、所定のオフセット電圧Ｖoff を与
えることにより、トランジスタのしきい値電圧が設計値
よりばらついても、交点に対応して電圧Ｖｒのばらつき
は、オフセット電圧Ｖoff を与えない場合に比べて十分
に小さい。
駆動用トランジスタのソースに０．５Ｖのオフセット電
圧を与えた場合と与えない場合であって、電源電圧ＶCC
を３．５Ｖ〜５．５Ｖの間で０．５Ｖ間隔で変化させた
ときの実測結果を示す図である。図中、Ｂ21で示す曲線
がオフセット電圧Ｖoff を与えた場合の駆動用ＭＯＳト
ランジスタの特性曲線、Ｂ22がオフセット電圧Ｖoff を
与えない場合の駆動用ＭＯＳトランジスタの特性曲線を
示している。また、Ａ21，Ａ22で示す曲線は負荷用ＭＯ
Ｓトランジスタの特性曲線を示している。図３に示すよ
うに、実測においても、駆動用ＭＯＳトランジスタＮＤ
１２のソースに対し、所定のオフセット電圧Ｖoff を与
えることにより、トランジスタのしきい値電圧が設計値
よりばらついても、交点に対応して電圧Ｖｒのばらつき
は、オフセット電圧Ｖoff を与えない場合に比べて十分
に小さい。
【００１７】以上説明したように、本実施例によれば、
負荷用ＭＯＳトランジスタおよび駆動用ＭＯＳトランジ
スタを同一導電型で、同一動作型、すなわちＮチャネル
で、デプレッション型ＭＯＳトランジスタＮＤ１１，Ｎ
Ｄ１２により構成し、負荷用ＭＯＳトランジスタのゲー
トを出力端子ＴOUT に接続し、駆動用ＭＯＳトランジス
タＮＤ１２のソースに所定のオフセット電圧Ｖoff を与
え、駆動用ＭＯＳトランジスタＮＤ１２のゲートを接地
ＧＮＤラインに接続したので、ＭＯＳトランジスタのし
きい値電圧のばらつきに依存することなく、一定の電圧
を安定に発生できる利点がある。
負荷用ＭＯＳトランジスタおよび駆動用ＭＯＳトランジ
スタを同一導電型で、同一動作型、すなわちＮチャネル
で、デプレッション型ＭＯＳトランジスタＮＤ１１，Ｎ
Ｄ１２により構成し、負荷用ＭＯＳトランジスタのゲー
トを出力端子ＴOUT に接続し、駆動用ＭＯＳトランジス
タＮＤ１２のソースに所定のオフセット電圧Ｖoff を与
え、駆動用ＭＯＳトランジスタＮＤ１２のゲートを接地
ＧＮＤラインに接続したので、ＭＯＳトランジスタのし
きい値電圧のばらつきに依存することなく、一定の電圧
を安定に発生できる利点がある。
【００１８】なお、本実施例では駆動用ＭＯＳトランジ
スタのゲートを接地電位とし、ソースのオフセット電圧
Ｖoff をＰＮ接合の順方向電圧で与えているが、これは
デプレッション型ＮＭＯＳトランジスタの組み合わせの
場合、このようにＩＣの製造工程の中で容易に実現でき
る電圧を用いたからである。したがって、しきい値電圧
のばらつきに対応した負荷用ＭＯＳトランジスタのドレ
イン−ソース電流Ｉdsの変化量と駆動用ＭＯＳトランジ
スタのドレイン−ソース電流Ｉdsの変化量が、図２およ
び図３に示すように、各々の電圧−電流曲線の交点の位
置（Ｖｒ）でほぼ等しくなるようにトランジスタのサイ
ズ、ゲート電圧、オフセット電圧Ｖoff を選択すれば、
エンハンスメント型ＭＯＳトランジスタの組み合わせで
も本発明が適用できることはいうまでもない。
スタのゲートを接地電位とし、ソースのオフセット電圧
Ｖoff をＰＮ接合の順方向電圧で与えているが、これは
デプレッション型ＮＭＯＳトランジスタの組み合わせの
場合、このようにＩＣの製造工程の中で容易に実現でき
る電圧を用いたからである。したがって、しきい値電圧
のばらつきに対応した負荷用ＭＯＳトランジスタのドレ
イン−ソース電流Ｉdsの変化量と駆動用ＭＯＳトランジ
スタのドレイン−ソース電流Ｉdsの変化量が、図２およ
び図３に示すように、各々の電圧−電流曲線の交点の位
置（Ｖｒ）でほぼ等しくなるようにトランジスタのサイ
ズ、ゲート電圧、オフセット電圧Ｖoff を選択すれば、
エンハンスメント型ＭＯＳトランジスタの組み合わせで
も本発明が適用できることはいうまでもない。
【００１９】また、本実施例では、Ｎチャネルデプレッ
ション型ＭＯＳトランジスタを用いた場合を例に説明し
ているが、Ｐチャネルデプレッション型、さらにＰチャ
ネル、Ｎチャネルエンハンスメント型でも同様に本発明
が適用できることはいうまでもない。
ション型ＭＯＳトランジスタを用いた場合を例に説明し
ているが、Ｐチャネルデプレッション型、さらにＰチャ
ネル、Ｎチャネルエンハンスメント型でも同様に本発明
が適用できることはいうまでもない。
【００２０】図４は、本発明に係るレファレンス電圧発
生回路の第２の実施例を示す回路図である。本実施例が
上述した第１の実施例と異なる点は、負荷用および駆動
用ＭＯＳトランジスタとしてデプレッション型ＮＭＯＳ
トランジスタＮＤ１１，ＮＤ１２を用いる代わりに、エ
ンハンスメント型ＮＭＯＳトランジスタＮＥ１１，ＮＥ
１２を用いたことにある。この場合、負荷用のエンハン
スメント型ＮＭＯＳトランジスタＮＥ１１のゲートは出
力端子ＴOUT ではなく、電源電圧ＶCCの供給ラインに接
続され、駆動用のエンハンスメント型ＮＭＯＳトランジ
スタＮＥ１２のゲートは接地ＧＮＤではなく、定電位Ｃ
Ｖに接続されている。
生回路の第２の実施例を示す回路図である。本実施例が
上述した第１の実施例と異なる点は、負荷用および駆動
用ＭＯＳトランジスタとしてデプレッション型ＮＭＯＳ
トランジスタＮＤ１１，ＮＤ１２を用いる代わりに、エ
ンハンスメント型ＮＭＯＳトランジスタＮＥ１１，ＮＥ
１２を用いたことにある。この場合、負荷用のエンハン
スメント型ＮＭＯＳトランジスタＮＥ１１のゲートは出
力端子ＴOUT ではなく、電源電圧ＶCCの供給ラインに接
続され、駆動用のエンハンスメント型ＮＭＯＳトランジ
スタＮＥ１２のゲートは接地ＧＮＤではなく、定電位Ｃ
Ｖに接続されている。
【００２１】図５は、図４の回路の電圧−電流特性を示
す図である。図５においても、横軸が電圧、縦軸が電流
を表し、図中、Ａ31，Ａ32で示す曲線が負荷用ＭＯＳト
ランジスタの特性を、Ｂ31，Ｂ32で示す曲線が駆動用Ｍ
ＯＳトランジスタの特性を示し、さらに、実線で示す曲
線Ａ31，Ｂ31はしきい値電圧が設計値よりも低くなった
場合、すなわちドレイン−ソース電流Ｉdsが大きい場合
の特性を示し、破線で示す曲線Ａ32，Ｂ32はしきい値電
圧が設計値よりも高くなった場合、すなわちドレイン−
ソース電流Ｉdsが少ない場合の特性を示している。
す図である。図５においても、横軸が電圧、縦軸が電流
を表し、図中、Ａ31，Ａ32で示す曲線が負荷用ＭＯＳト
ランジスタの特性を、Ｂ31，Ｂ32で示す曲線が駆動用Ｍ
ＯＳトランジスタの特性を示し、さらに、実線で示す曲
線Ａ31，Ｂ31はしきい値電圧が設計値よりも低くなった
場合、すなわちドレイン−ソース電流Ｉdsが大きい場合
の特性を示し、破線で示す曲線Ａ32，Ｂ32はしきい値電
圧が設計値よりも高くなった場合、すなわちドレイン−
ソース電流Ｉdsが少ない場合の特性を示している。
【００２２】図５に示すように、本実施例のようにエン
ハンスメント型のトランジスタを用いた場合に、トラン
ジスタのしきい値電圧が設計値よりばらついても、上述
したデプレッション型トランジスタを用いた場合と同様
に、交点としての電圧Ｖｒのばらつきは、オフセット電
圧Ｖoff を与えない場合に比べて十分に小さい。このよ
うに、本実施例においても、上述した第１の実施例と同
様の効果、すなわち、負荷用ＭＯＳトランジスタと駆動
用ＭＯＳトランジスタを同一の製造工程で製造可能であ
るため、両者の駆動能力比（動作インピーダンスの比）
がばらつきにくく、発生電圧Ｖｒが安定する。
ハンスメント型のトランジスタを用いた場合に、トラン
ジスタのしきい値電圧が設計値よりばらついても、上述
したデプレッション型トランジスタを用いた場合と同様
に、交点としての電圧Ｖｒのばらつきは、オフセット電
圧Ｖoff を与えない場合に比べて十分に小さい。このよ
うに、本実施例においても、上述した第１の実施例と同
様の効果、すなわち、負荷用ＭＯＳトランジスタと駆動
用ＭＯＳトランジスタを同一の製造工程で製造可能であ
るため、両者の駆動能力比（動作インピーダンスの比）
がばらつきにくく、発生電圧Ｖｒが安定する。
【００２３】
【発明の効果】以上説明したように、本発明のレファレ
ンス電圧発生回路によれば、ＭＯＳトランジスタのしき
い値電圧のばらつきに依存することなく、一定の電圧を
安定に発生できる。
ンス電圧発生回路によれば、ＭＯＳトランジスタのしき
い値電圧のばらつきに依存することなく、一定の電圧を
安定に発生できる。
【図１】本発明に係るレファレンス電圧発生回路の第１
の実施例を示す回路図である。
の実施例を示す回路図である。
【図２】図１の回路の電圧−電流特性を示す図である。
【図３】図１の回路と同様の回路を用いて駆動用トラン
ジスタのソースに０．５Ｖのオフセット電圧を与えた場
合と与えない場合の実測結果を示す図である。
ジスタのソースに０．５Ｖのオフセット電圧を与えた場
合と与えない場合の実測結果を示す図である。
【図４】本発明に係るレファレンス電圧発生回路の第２
の実施例を示す回路図である。
の実施例を示す回路図である。
【図５】図４の回路の電圧−電流特性を示す図である。
【図６】従来のレファレンス電圧発生回路の構成例を示
す回路図である。
す回路図である。
【図７】図６の回路の電圧−電流特性を示す図である。
【図８】図６の回路の問題点を説明するための電圧−電
流特性図である。
流特性図である。
ＶCC…電源電圧 ＧＮＤ…接地 Ｖoff …オフセット電圧 Ｖｒ…発生電圧 ＮＤ１１…負荷用のデプレッション型ＮＭＯＳトランジ
スタ ＮＤ１２…駆動用のデプレッション型ＮＭＯＳトランジ
スタ ＮＥ１１…負荷用のエンハンスメント型ＮＭＯＳトラン
ジスタ ＮＥ１２…駆動用のエンハンスメント型ＮＭＯＳトラン
ジスタ
スタ ＮＤ１２…駆動用のデプレッション型ＮＭＯＳトランジ
スタ ＮＥ１１…負荷用のエンハンスメント型ＮＭＯＳトラン
ジスタ ＮＥ１２…駆動用のエンハンスメント型ＮＭＯＳトラン
ジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 29/78 Ｈ０３Ｋ 19/00 Ａ
Claims (3)
- 【請求項１】 第１の電位と第２の電位との間に、負荷
用ＭＯＳトランジスタおよび駆動用ＭＯＳトランジスタ
が直列に接続され、この接続点から一定電圧を出力する
レファレンス電圧発生回路であって、 上記負荷用ＭＯＳトランジスタおよび駆動用ＭＯＳトラ
ンジスタが、同一導電型で同一動作型のＭＯＳトランジ
スタにより構成され、 上記駆動用ＭＯＳトランジスタのゲートが定電位に接続
され、ソースに第２の電位に対して一定電圧だけオフセ
ットさせたオフセット電圧が供給されているレファレン
ス電圧発生回路。 - 【請求項２】 上記負荷用ＭＯＳトランジスタおよび駆
動用ＭＯＳトランジスタの動作型はデプレッション型で
あり、負荷用ＭＯＳトランジスタのゲートが上記接続点
に接続され、上記駆動用ＭＯＳトランジスタのゲートが
第２の電位に接続されている請求項１記載のレファレン
ス電圧発生回路。 - 【請求項３】 上記オフセット電圧は、ＰＮ接合の順方
向電圧である請求項１または請求項２記載のレファレン
ス電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134659A JPH086653A (ja) | 1994-06-16 | 1994-06-16 | レファレンス電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134659A JPH086653A (ja) | 1994-06-16 | 1994-06-16 | レファレンス電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH086653A true JPH086653A (ja) | 1996-01-12 |
Family
ID=15133560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6134659A Pending JPH086653A (ja) | 1994-06-16 | 1994-06-16 | レファレンス電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH086653A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471143B1 (ko) * | 1997-12-31 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 기준 전압 발생 회로 |
| KR100654600B1 (ko) * | 2005-07-29 | 2006-12-11 | 이기성 | 자동차 번호판용 커버 |
| JP2011086363A (ja) * | 2009-09-16 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 駆動回路、当該駆動回路を具備する表示装置、当該表示装置を具備する電子機器 |
| US8159283B2 (en) | 2005-08-09 | 2012-04-17 | Hitachi Metals, Ltd. | High frequency switch circuit comprising a transistor on the high frequency path |
| CN114265460A (zh) * | 2021-08-30 | 2022-04-01 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种片内集成式频率补偿可调的低压差线性稳压器 |
-
1994
- 1994-06-16 JP JP6134659A patent/JPH086653A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471143B1 (ko) * | 1997-12-31 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 기준 전압 발생 회로 |
| KR100654600B1 (ko) * | 2005-07-29 | 2006-12-11 | 이기성 | 자동차 번호판용 커버 |
| US8159283B2 (en) | 2005-08-09 | 2012-04-17 | Hitachi Metals, Ltd. | High frequency switch circuit comprising a transistor on the high frequency path |
| JP2011086363A (ja) * | 2009-09-16 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 駆動回路、当該駆動回路を具備する表示装置、当該表示装置を具備する電子機器 |
| KR20120083309A (ko) * | 2009-09-16 | 2012-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 구동 회로를 포함하는 표시 장치 및 표시 장치를 포함하는 전자 기기 |
| CN114265460A (zh) * | 2021-08-30 | 2022-04-01 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种片内集成式频率补偿可调的低压差线性稳压器 |
| CN114265460B (zh) * | 2021-08-30 | 2023-03-10 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种片内集成式频率补偿可调的低压差线性稳压器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663584A (en) | Intermediate potential generation circuit | |
| CA1199688A (en) | Current source circuit having reduced error | |
| JPH0220017B2 (ja) | ||
| US6380792B1 (en) | Semiconductor integrated circuit | |
| JPH086653A (ja) | レファレンス電圧発生回路 | |
| JPH1188072A (ja) | Ｍｏｓ半導体集積回路 | |
| JPH06325569A (ja) | 半導体集積回路の中間電圧発生回路 | |
| JPH07120905B2 (ja) | バイアス電圧発生器 | |
| JPH0846508A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JPS62229416A (ja) | 電圧制限回路 | |
| JPH01503749A (ja) | レベル変換回路 | |
| JPH09307420A (ja) | 出力バッファ | |
| JPH07176624A (ja) | 相補性ｍｏｓ型電界効果トランジスタ集積回路 | |
| JPH06197001A (ja) | レベル変換回路 | |
| CN100429865C (zh) | 恒定电流产生电路 | |
| JPH05252019A (ja) | レベル変換回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JP2937647B2 (ja) | 高電圧検出回路 | |
| JP2748478B2 (ja) | 定電圧発生回路 | |
| KR200141166Y1 (ko) | 고전압 발생회로 | |
| JPH05326950A (ja) | Ｎ形ｍｏｓドライバトランジスタ | |
| JPH0361370B2 (ja) | ||
| JPH0613872A (ja) | Ｃｍｏｓバッファ回路 | |
| JPH0760351B2 (ja) | 中間電位生成回路 | |
| JPH06119798A (ja) | 半導体メモリのテスト回路 |