JPH0157878B2 - - Google Patents
Info
- Publication number
- JPH0157878B2 JPH0157878B2 JP22293282A JP22293282A JPH0157878B2 JP H0157878 B2 JPH0157878 B2 JP H0157878B2 JP 22293282 A JP22293282 A JP 22293282A JP 22293282 A JP22293282 A JP 22293282A JP H0157878 B2 JPH0157878 B2 JP H0157878B2
- Authority
- JP
- Japan
- Prior art keywords
- highway
- switch
- highways
- control
- incoming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、時分割通話路のスイツチにおけるパ
ス設定方式に関するものである。
ス設定方式に関するものである。
第１図は従来の時分割通話路スイツチの説明図
であり、ｎ本の入力、ｎ／ｋ本の出力を有するス
イツチ構成のうちｋ＝２の例を示したものであ
る。第１図において、１，２はｎ本の入力、ｎ／
２本の出力を有するスイツチであり、１０はハイ
ウエイ番号０〜ｎ／２−１のｎ／２本の入ハイウ
エイ、１１はハイウエイ番号０〜ｎ／２−１の
ｎ／２本の出ハイウエイ、２０はハイウエイ番号
ｎ／２〜ｎ−１のｎ／２本の入ハイウエイ、２１
はハイウエイ番号ｎ／２〜ｎ−１のｎ／２本の出
ハイウエイである。
であり、ｎ本の入力、ｎ／ｋ本の出力を有するス
イツチ構成のうちｋ＝２の例を示したものであ
る。第１図において、１，２はｎ本の入力、ｎ／
２本の出力を有するスイツチであり、１０はハイ
ウエイ番号０〜ｎ／２−１のｎ／２本の入ハイウ
エイ、１１はハイウエイ番号０〜ｎ／２−１の
ｎ／２本の出ハイウエイ、２０はハイウエイ番号
ｎ／２〜ｎ−１のｎ／２本の入ハイウエイ、２１
はハイウエイ番号ｎ／２〜ｎ−１のｎ／２本の出
ハイウエイである。
入ハイウエイ１０，２０はスイツチ１，２にマ
ルチに接続される。スイツチ１，２は同一構成の
スイツチであるため、スイツチ１では、ハイウエ
イ１０はハイウエイ番号０〜ｎ／２−１、ハイウ
エイ２０はハイウエイ番号ｎ／２−ｎ−１として
扱われる。スイツチ２では、ハイウエイ１０はハ
イウエイ番号ｎ／２〜ｎ−１、ハイウエイ２０は
ハイウエイ番号０〜ｎ／２−１として扱われる。
ルチに接続される。スイツチ１，２は同一構成の
スイツチであるため、スイツチ１では、ハイウエ
イ１０はハイウエイ番号０〜ｎ／２−１、ハイウ
エイ２０はハイウエイ番号ｎ／２−ｎ−１として
扱われる。スイツチ２では、ハイウエイ１０はハ
イウエイ番号ｎ／２〜ｎ−１、ハイウエイ２０は
ハイウエイ番号０〜ｎ／２−１として扱われる。
制御装置３は入ハイウエイ１０，２０のｎ本、
出ハイウエイ１１，２１のｎ本を相互に接続する
ためにスイツチ１，２の制御を行なう装置であ
る。制御装置３が入ハイウエイ番号ｉと出ハイウ
エイ番号ｊを接続するための制御を行なう場合、
０＜ｉ＜ｎ−１、０＜ｊ＜ｎ／２−１では制御情
報線３１経由でスイツチ１に対しｉとｊの接続制
御を行なう。０＜ｉ＜ｎ／２−１、ｎ／２＜ｊ＜
ｎ−１ではi′＝ｉ＋ｎ／２であるi′を制御装置３
が算出し、制御情報線３２経由でスイツチ２に対
し、i′とｊの接続制御を行なう。
出ハイウエイ１１，２１のｎ本を相互に接続する
ためにスイツチ１，２の制御を行なう装置であ
る。制御装置３が入ハイウエイ番号ｉと出ハイウ
エイ番号ｊを接続するための制御を行なう場合、
０＜ｉ＜ｎ−１、０＜ｊ＜ｎ／２−１では制御情
報線３１経由でスイツチ１に対しｉとｊの接続制
御を行なう。０＜ｉ＜ｎ／２−１、ｎ／２＜ｊ＜
ｎ−１ではi′＝ｉ＋ｎ／２であるi′を制御装置３
が算出し、制御情報線３２経由でスイツチ２に対
し、i′とｊの接続制御を行なう。
ｎ／２＜ｉ＜ｎ−１、ｎ／２＜ｊ＜ｎ−１では
i″＝ｉ−ｎ／２であるi″を制御装置３が算出し、
制御情報線３２経由でスイツチ２に対し、i″とｊ
の接続制御を行なう。このようにスイツチ１，２
の制御を行なう制御装置３は制御情報線３１，３
２により、スイツチ１，２のハイウエイ収容に応
じたパス設定制御を出力する必要があるので、制
御上複雑になるという欠点があつた。
i″＝ｉ−ｎ／２であるi″を制御装置３が算出し、
制御情報線３２経由でスイツチ２に対し、i″とｊ
の接続制御を行なう。このようにスイツチ１，２
の制御を行なう制御装置３は制御情報線３１，３
２により、スイツチ１，２のハイウエイ収容に応
じたパス設定制御を出力する必要があるので、制
御上複雑になるという欠点があつた。
本発明の目的は、このような欠点を解決するた
めになされたものであつて、ｎ本の入力、ｎ／ｋ
本の出力を有するスイツチ側で、デイジタル制御
信号のビツトを反転使用することにより制御上の
簡易化を行なつたものである。以下に本発明の実
施例を図にしたがつて詳細に説明する。
めになされたものであつて、ｎ本の入力、ｎ／ｋ
本の出力を有するスイツチ側で、デイジタル制御
信号のビツトを反転使用することにより制御上の
簡易化を行なつたものである。以下に本発明の実
施例を図にしたがつて詳細に説明する。
第２図は本発明の実施例である時分割通話路の
スイツチの説明図である。第２図において、１，
２はｎ本の入力、ｎ／２本の出力を有するスイツ
チであり、１０はハイウエイ番号０〜ｎ／２−１
のｎ／２本の入ハイウエイ、１１はハイウエイ番
号０〜ｎ／２−１のｎ／２本の出ハイウエイ、２
０はハイウエイ番号ｎ／２〜ｎ−１のｎ／２本の
入ハイウエイ、２１はハイウエイ番号ｎ／２〜ｎ
のｎ／２本の出ハイウエイである。
スイツチの説明図である。第２図において、１，
２はｎ本の入力、ｎ／２本の出力を有するスイツ
チであり、１０はハイウエイ番号０〜ｎ／２−１
のｎ／２本の入ハイウエイ、１１はハイウエイ番
号０〜ｎ／２−１のｎ／２本の出ハイウエイ、２
０はハイウエイ番号ｎ／２〜ｎ−１のｎ／２本の
入ハイウエイ、２１はハイウエイ番号ｎ／２〜ｎ
のｎ／２本の出ハイウエイである。
ハイウエイ１０，２０はスイツチ１，２にマル
チ接続される。３はスイツチ１，２に収容される
入出ハイウエイの接続を制御する制御装置であ
り、３０はその制御情報線であつて制御装置３よ
りスイツチ１，２のそれぞれに同一制御信号が供
給される。スイツチ１での制御信号は、制御信号
受信部に設けられたビツト反転編集回路１２、ま
た、スイツチ２での制御信号は、制御信号受信部
に設けられたビツト反転編集回路２２にて編集さ
れる。このデイジタル制御信号は２進表示であ
り、制御信号の特定ビツトはハイウエイ１０，２
０の群分けの機能を有する。すなわち、入ハイウ
エイを指定する制御信号の２進表現がao-1ao-2…
al…a1a0であり、入ハイウエイ番号Ｈが Ｈ＝a0×20＋a1×21＋…＋al×2l＋… ＋ao-2×2n-2＋ao-1×2n-1 である。特定ビツトalの反転表現をlとすると、
特定ビツト反転による入ハイウエイを指定する制
御信号の２進表現はao-1ao-2…l…a1a0であり、
特定ビツト反転による入ハイウエイ番号は ＝a0×20＋a1×21＋…＋l×2l＋… ＋ao-2×2n-2＋ao-1＋2n-1 である。
チ接続される。３はスイツチ１，２に収容される
入出ハイウエイの接続を制御する制御装置であ
り、３０はその制御情報線であつて制御装置３よ
りスイツチ１，２のそれぞれに同一制御信号が供
給される。スイツチ１での制御信号は、制御信号
受信部に設けられたビツト反転編集回路１２、ま
た、スイツチ２での制御信号は、制御信号受信部
に設けられたビツト反転編集回路２２にて編集さ
れる。このデイジタル制御信号は２進表示であ
り、制御信号の特定ビツトはハイウエイ１０，２
０の群分けの機能を有する。すなわち、入ハイウ
エイを指定する制御信号の２進表現がao-1ao-2…
al…a1a0であり、入ハイウエイ番号Ｈが Ｈ＝a0×20＋a1×21＋…＋al×2l＋… ＋ao-2×2n-2＋ao-1×2n-1 である。特定ビツトalの反転表現をlとすると、
特定ビツト反転による入ハイウエイを指定する制
御信号の２進表現はao-1ao-2…l…a1a0であり、
特定ビツト反転による入ハイウエイ番号は ＝a0×20＋a1×21＋…＋l×2l＋… ＋ao-2×2n-2＋ao-1＋2n-1 である。
al＝０の場合はl＝１、またalの場合はl＝０で
あるから ＝Ｈ−al×2l（al＝１） ＝Ｈ＋l×2l（al＝０） 2l＝ｎ／２であるalを選べば、０＜ｉ＜ｎ／２
−１の入ハイウエイ番号ｉに対しal＝０であり、
alのビツト反転による入ハイウエイ番号i′はｉ＝
ｉ＋ｎ／２となる。また、ｎ／２＜ｉ＜ｎ−１の
入ハイウエイ番号ｉに対しal＝１であり、alのビ
ツト反転による入ハイウエイ番号i″はi″＝ｉ−
ｎ／２となる。したがつて、該当する特定ビツト
をビツト反転編集回路１２において反転されず、
ビツト反転回路２２において反転させる。これに
よりスイツチ１におけるハイウエイ１０は、ハイ
ウエイ番号０〜ｎ／２−１、ハイウエイ２０はハ
イウエイ番号ｎ／２〜ｎ−１として扱われ、スイ
ツチ２では、ハイウエイ１０はハイウエイ番号０
〜ｎ／２−１ハイウエイ２０はハイウエイ番号
ｎ／２〜ｎ−１として扱われる。
あるから ＝Ｈ−al×2l（al＝１） ＝Ｈ＋l×2l（al＝０） 2l＝ｎ／２であるalを選べば、０＜ｉ＜ｎ／２
−１の入ハイウエイ番号ｉに対しal＝０であり、
alのビツト反転による入ハイウエイ番号i′はｉ＝
ｉ＋ｎ／２となる。また、ｎ／２＜ｉ＜ｎ−１の
入ハイウエイ番号ｉに対しal＝１であり、alのビ
ツト反転による入ハイウエイ番号i″はi″＝ｉ−
ｎ／２となる。したがつて、該当する特定ビツト
をビツト反転編集回路１２において反転されず、
ビツト反転回路２２において反転させる。これに
よりスイツチ１におけるハイウエイ１０は、ハイ
ウエイ番号０〜ｎ／２−１、ハイウエイ２０はハ
イウエイ番号ｎ／２〜ｎ−１として扱われ、スイ
ツチ２では、ハイウエイ１０はハイウエイ番号０
〜ｎ／２−１ハイウエイ２０はハイウエイ番号
ｎ／２〜ｎ−１として扱われる。
すなわち、制御装置３はスイツチ１，２のハイ
ウエイ収容による動作の差異を考慮することなく
制御を行なうことが出来る。
ウエイ収容による動作の差異を考慮することなく
制御を行なうことが出来る。
以上説明したように本発明によれば、同一装置
を複数使用し、必要規模の装置を構成する場合、
同一装置に使用するハード面からの経済性および
規模の異なる装置に対する時分割通話路パス設定
のためのデイジタル制御信号の統一性が得られる
という利点がある。また、本発明は被制御装置に
制御信号のビツト反転編集回路を設けているの
で、制御対象信号を被制御装置で編集できる利点
があり、時分割通話路のスイツチを小単位のスイ
ツチで経済的に構成し、かつパス設定制御の簡易
化に利用することができる。
を複数使用し、必要規模の装置を構成する場合、
同一装置に使用するハード面からの経済性および
規模の異なる装置に対する時分割通話路パス設定
のためのデイジタル制御信号の統一性が得られる
という利点がある。また、本発明は被制御装置に
制御信号のビツト反転編集回路を設けているの
で、制御対象信号を被制御装置で編集できる利点
があり、時分割通話路のスイツチを小単位のスイ
ツチで経済的に構成し、かつパス設定制御の簡易
化に利用することができる。
第１図は従来の時分割通話路スイツチの説明
図、第２図は本発明の実施例である時分割通話路
スイツチの説明図。 １，２……スイツチ、３……制御装置、１０，
１１，２０，２１……ハイウエイ、１２，２２…
…ビツト反転編集回路、３０……制御情報線。
図、第２図は本発明の実施例である時分割通話路
スイツチの説明図。 １，２……スイツチ、３……制御装置、１０，
１１，２０，２１……ハイウエイ、１２，２２…
…ビツト反転編集回路、３０……制御情報線。
Claims (1)
- １ ｎ本（ｎ＝２、４、…、2i）の入力、ｎ／ｋ
本（ｋ＝２、４、…2j、ｊ＜ｉ）の出力を有する
スイツチをｐ個（ｐ＝１、２、…、ｋ）使用する
ことによりｎ本の入力、np／ｋ本の出力を有し、
ｐ＝ｋのときｎ本の出入ハイウエイを有するよう
構成される時分割通話路のスイツチにおいて、ｎ
本の出入ハイウエイを有するスイツチのパス設定
制御に必要なデイジタル制御信号の特定ビツト
を、ｎ本の入力ｎ／ｋ本の出力を有するスイツチ
内で反転使用する手段を有することを特徴とする
時分割通話路のパス設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22293282A JPS59114992A (ja) | 1982-12-21 | 1982-12-21 | 時分割通話路のパス設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22293282A JPS59114992A (ja) | 1982-12-21 | 1982-12-21 | 時分割通話路のパス設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114992A JPS59114992A (ja) | 1984-07-03 |
| JPH0157878B2 true JPH0157878B2 (ja) | 1989-12-07 |
Family
ID=16790123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22293282A Granted JPS59114992A (ja) | 1982-12-21 | 1982-12-21 | 時分割通話路のパス設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114992A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472997A (ja) * | 1990-06-29 | 1992-03-06 | Ieeming Tsusao | 伸縮式スピーカボクス |
| JPH04249499A (ja) * | 1991-01-26 | 1992-09-04 | Ieeming Tsusao | 視聴装置の伸縮式音響ボクス |
-
1982
- 1982-12-21 JP JP22293282A patent/JPS59114992A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472997A (ja) * | 1990-06-29 | 1992-03-06 | Ieeming Tsusao | 伸縮式スピーカボクス |
| JPH04249499A (ja) * | 1991-01-26 | 1992-09-04 | Ieeming Tsusao | 視聴装置の伸縮式音響ボクス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114992A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417244A (en) | Automatic path rearrangement for blocking switching matrix | |
| US5596578A (en) | Time division multiplexing data transfer system for digital audio data distribution | |
| GB1489285A (en) | Electric signal exchange switching system | |
| JPH0157878B2 (ja) | ||
| US4488253A (en) | Parallel counter and application to binary adders | |
| JPS63215212A (ja) | パルス回路 | |
| JP2643268B2 (ja) | 会議通話回路 | |
| JP2785287B2 (ja) | 試験アクセス回路 | |
| JPS5748153A (en) | Picture element density converting system | |
| KR100208254B1 (ko) | 전전자 교환기의 메시지 라우팅 제어 장치 | |
| SU1045242A1 (ru) | Устройство дл приема информации | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JP3099442B2 (ja) | 端局装置 | |
| JPS6350916B2 (ja) | ||
| DE3464998D1 (en) | Interface arrangement for a telephone system or the like | |
| JPH02138652A (ja) | アドレス設定方式 | |
| JPH0629952A (ja) | 時分割多重回線のｃｒｃチェック方式 | |
| JPS6324597B2 (ja) | ||
| SU1488973A2 (ru) | Устройство дня управления переключением резервных каналов | |
| JPS63116242A (ja) | デ−タ処理装置 | |
| JPS6430350A (en) | Polyspeed switching system | |
| JPS59186497A (ja) | 時分割交換機 | |
| JPS6350917B2 (ja) | ||
| JPH05153073A (ja) | 多重化回路 | |
| JPS578855A (en) | Interruption processing system |