JPS59114992A - 時分割通話路のパス設定方式 - Google Patents
時分割通話路のパス設定方式Info
- Publication number
- JPS59114992A JPS59114992A JP22293282A JP22293282A JPS59114992A JP S59114992 A JPS59114992 A JP S59114992A JP 22293282 A JP22293282 A JP 22293282A JP 22293282 A JP22293282 A JP 22293282A JP S59114992 A JPS59114992 A JP S59114992A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- control signal
- highways
- control
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時分割通話路のスイッチに劾けるパス設定方
式に関するものである。
式に関するものである。
第１図は従来の時分割通話路スイッチの説明図であシ、
ｎ本の入力、ｎＺｋ本の出力を有するスイッチ構成のう
ちに＝２の例を示したものである。
ｎ本の入力、ｎＺｋ本の出力を有するスイッチ構成のう
ちに＝２の例を示したものである。
第１図において、１，２はｎ本の入力、ｎ／２本の出力
を有するスイッチであり、１０はハイウェイ番号０〜ｎ
／２−１のｎ／２本の入ハイウェイ、１ノはハイウェイ
番号０〜ｎ／２−１のｎ／２本の出ハイウェイ、２０は
ハイウェイ番号ｎ／２〜ｎ−１のｎ ７２本の入ハイウ
ェイ、２ノはノ・イウエイ番号ｎ ／２〜ｎ−１のｎ／
２本の出ハイウェイである。
を有するスイッチであり、１０はハイウェイ番号０〜ｎ
／２−１のｎ／２本の入ハイウェイ、１ノはハイウェイ
番号０〜ｎ／２−１のｎ／２本の出ハイウェイ、２０は
ハイウェイ番号ｎ／２〜ｎ−１のｎ ７２本の入ハイウ
ェイ、２ノはノ・イウエイ番号ｎ ／２〜ｎ−１のｎ／
２本の出ハイウェイである。
入ハイウェイ１０．２０はスイッチ１，２にマルチに接
続される。スイッチ１．２は同一構成のスイッチである
ため、スイッチ１では、ノ・イウエイ１０はハイウェイ
番号Ｏ〜ｎ／２−１、ノ・イウエイ２０はハイウェイ番
号ｎ／２−ｎ−１として扱われる。スイッチ２では、ノ
・イウエイ１０はノ・イウエイ番号ｎ／２〜ｎ−１、ノ
・イウエイ２０はノ・イウエイ番号０ ＝ ｎ／２−１
として扱われる。
続される。スイッチ１．２は同一構成のスイッチである
ため、スイッチ１では、ノ・イウエイ１０はハイウェイ
番号Ｏ〜ｎ／２−１、ノ・イウエイ２０はハイウェイ番
号ｎ／２−ｎ−１として扱われる。スイッチ２では、ノ
・イウエイ１０はノ・イウエイ番号ｎ／２〜ｎ−１、ノ
・イウエイ２０はノ・イウエイ番号０ ＝ ｎ／２−１
として扱われる。
制御装置３は入ノ・イウエイ１０．２０のｎ本、出ハイ
ウェイ１１．２１のｎ本を相互に接続するためにスイッ
チ１，２の制御を行なう装置である。
ウェイ１１．２１のｎ本を相互に接続するためにスイッ
チ１，２の制御を行なう装置である。
制御装置３が入ノ・イウエイ番号ｌと出ノ・イウエイ番
号ｊを接続するための制御を行なう場合、０ ＜ ｉ
＜ ｎ−１、０＜ ｊ ＜ ｎ／２−１では制御情報線
３１経由でスイッチ１に対しｉとｊの接続制御を行なう
。０ ＜ ＋ ＜ ｎ／２−１ 、 ｎ／２ ＜ ｊ
＜ ｎ−１ではｉ’＝ｉ＋ｎ／２であるｉ′を制御装置
３が算出し、制御情報線３２経出でスイッチ２に対し、
ｉ′とｊの接続制御を行なう。
号ｊを接続するための制御を行なう場合、０ ＜ ｉ
＜ ｎ−１、０＜ ｊ ＜ ｎ／２−１では制御情報線
３１経由でスイッチ１に対しｉとｊの接続制御を行なう
。０ ＜ ＋ ＜ ｎ／２−１ 、 ｎ／２ ＜ ｊ
＜ ｎ−１ではｉ’＝ｉ＋ｎ／２であるｉ′を制御装置
３が算出し、制御情報線３２経出でスイッチ２に対し、
ｉ′とｊの接続制御を行なう。
ｎ／２ ＜ ｉ ＜ ｎ−１、ｎ／２ ＜ ｊ ＜ ｎ
−１ではｉ ’ ＝ ｉ −ｎ／２であるｉ″を制御装
置３が算出し、制御情報線３２経由でスイッチ２に対し
、ｌ“とｊの接続制御を行なう。このようにスイッチ１
，２の制御を行なう制御装置３は制御情報線３１．３２
にょシ、スイッチ１，２のハイウェイ収容に応じたパス
設定制御を出力する必要があるので、制御上複雑になる
という欠点があった。
−１ではｉ ’ ＝ ｉ −ｎ／２であるｉ″を制御装
置３が算出し、制御情報線３２経由でスイッチ２に対し
、ｌ“とｊの接続制御を行なう。このようにスイッチ１
，２の制御を行なう制御装置３は制御情報線３１．３２
にょシ、スイッチ１，２のハイウェイ収容に応じたパス
設定制御を出力する必要があるので、制御上複雑になる
という欠点があった。
本発明の目的は、このような欠点を解決するためになさ
れたものであって、ｎ本の入力、ｎ／に本の出力を有す
るスイッチ側で、ディジタル制御信号のビットを反転使
用することにょシ制御上の簡易化を行なったものである
。以下に本発明の実施第２図は本発明の実施例である時
分割通話路のスイッチの説明図である。第２図において
、１゜２はｎ本の入力、ｎ／２本の出力を有するスイッ
チであｌ）、ｉｏはハイウェイ番号０〜ｎ／２−１のｎ
／２本の入ハイウェイ、１１はハイウェイ番号０〜ｎ
／２ ＝ １のｎ／２本の出ハイウェイ、２ｏはハイウ
ェイ番号ｎ／２〜ｎ−１のｎ／２本の入ハイウェイ、２
１はハイウェイ番号ｎ／２〜ｎのｎ／２本の出ハイウェ
イである。
れたものであって、ｎ本の入力、ｎ／に本の出力を有す
るスイッチ側で、ディジタル制御信号のビットを反転使
用することにょシ制御上の簡易化を行なったものである
。以下に本発明の実施第２図は本発明の実施例である時
分割通話路のスイッチの説明図である。第２図において
、１゜２はｎ本の入力、ｎ／２本の出力を有するスイッ
チであｌ）、ｉｏはハイウェイ番号０〜ｎ／２−１のｎ
／２本の入ハイウェイ、１１はハイウェイ番号０〜ｎ
／２ ＝ １のｎ／２本の出ハイウェイ、２ｏはハイウ
ェイ番号ｎ／２〜ｎ−１のｎ／２本の入ハイウェイ、２
１はハイウェイ番号ｎ／２〜ｎのｎ／２本の出ハイウェ
イである。
ハイウェイ１ ｏ 、 、？ ｏハスインチ１．２にマ
ルチ接続される。３はスイッチ１．２に収容される人出
ハイウェイの接続を制御する制御装置であシ、３０はそ
の制御情報線であって制御装置３よシスイッチ１，２の
それぞれに同一制御信号が供給される。スイッチ１での
制御信号は、制御信号受信部に設けられたビット反転編
集回路１２、また、フイｙ ＋ ２−ｃ（７）制御信号
は、制御信号受信部、設 ｉけられたビット反転編
集回路２２にて編集される。
ルチ接続される。３はスイッチ１．２に収容される人出
ハイウェイの接続を制御する制御装置であシ、３０はそ
の制御情報線であって制御装置３よシスイッチ１，２の
それぞれに同一制御信号が供給される。スイッチ１での
制御信号は、制御信号受信部に設けられたビット反転編
集回路１２、また、フイｙ ＋ ２−ｃ（７）制御信号
は、制御信号受信部、設 ｉけられたビット反転編
集回路２２にて編集される。
このディジタル制御信号は２進表示であシ、制御信号の
特定ビットはハイウェイ１０．２０の群分けの機能を有
する。すなわち、入ハイウェイを指定する制御信号の２
進表現がａｎ−１ａｎ−２・・・ａＺ・・・８１ａｏで
あシ、入ハイウエイ番号ＨがＨ＝ ａｏＸ ２０＋ａ＋
Ｘ ２１＋ −＋ａｚｘ２ｔ＋ ＋＋＋ ＋ａｎ−２Ｘ
２”−２＋ ａｎ−Ｉ Ｘ ２ ”−’である。特定
ピッ） ａＺの反転表現を弓とすると、特定ビット反転
による入ハイウェイを指定する制御信号の２進表現はａ
ｎ−１ａｎ−２・・・弓・・・ａｌａｏであシ、特定ビ
ット反転による入ハイウエイ番号πはπ＝ａＯＸ２０＋
ａ １Ｘ ２ ” ＋ ・・・＋ ａｚ Ｘ ２’＋
＝・＋ ａｎ−２Ｘ ２ｎ−２＋ａｎ−１＋２”であ
る。
特定ビットはハイウェイ１０．２０の群分けの機能を有
する。すなわち、入ハイウェイを指定する制御信号の２
進表現がａｎ−１ａｎ−２・・・ａＺ・・・８１ａｏで
あシ、入ハイウエイ番号ＨがＨ＝ ａｏＸ ２０＋ａ＋
Ｘ ２１＋ −＋ａｚｘ２ｔ＋ ＋＋＋ ＋ａｎ−２Ｘ
２”−２＋ ａｎ−Ｉ Ｘ ２ ”−’である。特定
ピッ） ａＺの反転表現を弓とすると、特定ビット反転
による入ハイウェイを指定する制御信号の２進表現はａ
ｎ−１ａｎ−２・・・弓・・・ａｌａｏであシ、特定ビ
ット反転による入ハイウエイ番号πはπ＝ａＯＸ２０＋
ａ １Ｘ ２ ” ＋ ・・・＋ ａｚ Ｘ ２’＋
＝・＋ ａｎ−２Ｘ ２ｎ−２＋ａｎ−１＋２”であ
る。
ａｔ−０の場合は弓−１，またａｔ−１の場合はａｚ＝
Ｑであるから ■＝ Ｈａｚ Ｘ ２’ （ａｚ−１）＝ Ｈ＋ ａ
Ｘ ２ｔ（ａｚ ＝ Ｏ）２を−ｎ／２であるａｚを
選べば、０ ＜ ｉ ＜ ｎ／２−１の入ハイウエイ番
号ｉに対しａｔ＝Ｏであ、り 、ａｔのピント反転によ
る入ハイウエイ番号１′はｉ ＝ ｉ ＋ ｎ／２とな
る。また、ｎ／２ ＜ ｉ ＜れ−１の入ノ・イウエイ
番号ｉに対しａｔ：： １であり 、ａｚのビット反転
による入ハイウエイ番号ｉ〃はｉ〃＝ ｉ −ｎ／２と
なる。したがって、該当する特定ビットをビット反転編
集回路１２において反転されず、ビット反転回路２２に
おいて反転させる。これによりスイッチ１におけるノ・
イウエイ１０は、ノ・イウエイ番号０− ｎ／２−１
、ノ・イウエイ２０はノ・イウエイ番号ｎ／２〜ｎ−１
として扱われ、スイッチ２では、ノ・イウエイｌＯはノ
・イウエイ番号０− ｎ／２−１ ノ・イウエイ２θは
ノ・イウエイ番号ｎ／２〜ｎ−１として扱われる。
Ｑであるから ■＝ Ｈａｚ Ｘ ２’ （ａｚ−１）＝ Ｈ＋ ａ
Ｘ ２ｔ（ａｚ ＝ Ｏ）２を−ｎ／２であるａｚを
選べば、０ ＜ ｉ ＜ ｎ／２−１の入ハイウエイ番
号ｉに対しａｔ＝Ｏであ、り 、ａｔのピント反転によ
る入ハイウエイ番号１′はｉ ＝ ｉ ＋ ｎ／２とな
る。また、ｎ／２ ＜ ｉ ＜れ−１の入ノ・イウエイ
番号ｉに対しａｔ：： １であり 、ａｚのビット反転
による入ハイウエイ番号ｉ〃はｉ〃＝ ｉ −ｎ／２と
なる。したがって、該当する特定ビットをビット反転編
集回路１２において反転されず、ビット反転回路２２に
おいて反転させる。これによりスイッチ１におけるノ・
イウエイ１０は、ノ・イウエイ番号０− ｎ／２−１
、ノ・イウエイ２０はノ・イウエイ番号ｎ／２〜ｎ−１
として扱われ、スイッチ２では、ノ・イウエイｌＯはノ
・イウエイ番号０− ｎ／２−１ ノ・イウエイ２θは
ノ・イウエイ番号ｎ／２〜ｎ−１として扱われる。
すなわち、制御装置３はスイッチ１，２の７・イウエイ
収容による動作の差異を考慮することなく制御を行なう
ことが出来る。
収容による動作の差異を考慮することなく制御を行なう
ことが出来る。
以上説明したように本発明によれば、同一装置を複数使
用し、必要規模の装置を構成する場合、同一装置に使用
するハード面からの経済性および規模の異なる装置に対
する時分割通話路・ぐス設定のためのディジタル制御信
号の統一性が得られるという利点がある。また、本発明
は被制御装置に制御信号のピット反転編集回路を設けて
いるので、制御対象信号を被制御装置で編集できる利点
があシ、時分割通話路のスイッチを小単位のスイッチで
経済的に構成し、かつノクス設定制御の簡易化に利用す
ることができる。
用し、必要規模の装置を構成する場合、同一装置に使用
するハード面からの経済性および規模の異なる装置に対
する時分割通話路・ぐス設定のためのディジタル制御信
号の統一性が得られるという利点がある。また、本発明
は被制御装置に制御信号のピット反転編集回路を設けて
いるので、制御対象信号を被制御装置で編集できる利点
があシ、時分割通話路のスイッチを小単位のスイッチで
経済的に構成し、かつノクス設定制御の簡易化に利用す
ることができる。
第１図は従来の時分割通話路スイッチの説明図、第２図
は本発明の実施例である時分割通話路スイッチの説明図
。 １．２・・・スイッチ、３・・・制御装置、１０．１１
゜２０．２１・・・ハイウェイ、１２．２２・・・ビッ
ト反転編集回路、３０・・・制御情報線。 特許出願人 沖電気工業株式会社 日本電信電話公社 日本電気株式会社 株式会社日立製作所 第１図 第２図 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地
は本発明の実施例である時分割通話路スイッチの説明図
。 １．２・・・スイッチ、３・・・制御装置、１０．１１
゜２０．２１・・・ハイウェイ、１２．２２・・・ビッ
ト反転編集回路、３０・・・制御情報線。 特許出願人 沖電気工業株式会社 日本電信電話公社 日本電気株式会社 株式会社日立製作所 第１図 第２図 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地
Claims (1)
- ｎ本（ｎ”２ ｔ ４ ｔ ”・ｔ ２ｉ）の入力、ｎ
／に本（ｋ＝２，４．・・・２ｊ＋ｊ＜ｉ）の出力を有
するスイッチをｐ個（ｐ＝１ｔ２＊・・・、ｋ）使用す
ることによシｎ本の入力、ｎｐ／に本の出力を有し、ｐ
＝にのときｎ本の出入ハイウェイを有するよう構成され
る時分割通話路のスイッチにおいて、ｎ本の出入ハイウ
ェイを有するスイッチのパス設定制御に必要なディジタ
ル制御信号の特定ビットを、ｎ本の入力ｎ／に本の出力
を有するスイッチ内で反転使用する手段を有することを
特徴とする時分割通話路のパス設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22293282A JPS59114992A (ja) | 1982-12-21 | 1982-12-21 | 時分割通話路のパス設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22293282A JPS59114992A (ja) | 1982-12-21 | 1982-12-21 | 時分割通話路のパス設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114992A true JPS59114992A (ja) | 1984-07-03 |
| JPH0157878B2 JPH0157878B2 (ja) | 1989-12-07 |
Family
ID=16790123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22293282A Granted JPS59114992A (ja) | 1982-12-21 | 1982-12-21 | 時分割通話路のパス設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114992A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2245798B (en) * | 1990-06-29 | 1994-06-15 | Tsao Ye Ming | Extensible acoustic enclosure |
| JPH04249499A (ja) * | 1991-01-26 | 1992-09-04 | Ieeming Tsusao | 視聴装置の伸縮式音響ボクス |
-
1982
- 1982-12-21 JP JP22293282A patent/JPS59114992A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0157878B2 (ja) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483528A (en) | TDM digital matrix intercom system | |
| US4730306A (en) | Conference system | |
| KR960036466A (ko) | 디지탈 이동통신 시스템에서 보코더 바이패스 구현 방법 | |
| SE7504616L (sv) | Tidsteg for pcm-tidsmutliplexkopplingsfelt. | |
| US5596578A (en) | Time division multiplexing data transfer system for digital audio data distribution | |
| CA1064598A (en) | Memory operation for 3-way communications | |
| JPH0238033B2 (ja) | ||
| US4054755A (en) | Conference circuit for pulse coded modulated telephony | |
| US4230908A (en) | Telephone summing circuit | |
| JPS59114992A (ja) | 時分割通話路のパス設定方式 | |
| US3891807A (en) | Electronic switching module | |
| US3840704A (en) | Time division switching system | |
| JPH01264438A (ja) | 中継交換機 | |
| US3865989A (en) | Switching module for a PCM switching system | |
| JPS6260336A (ja) | 電信用コンフアレンスブリツジ | |
| SU1394459A1 (ru) | Многомодульна коммутационна система дл асинхронных цифровых сигналов | |
| EP0059543A1 (en) | Parallel operation of telephone equipment on a digital loop | |
| JP2524996B2 (ja) | ディジタルネットワ―クにおける会議トランク制御方法 | |
| JPH0376058B2 (ja) | ||
| JPH01248726A (ja) | 音声パケット通信方式 | |
| SU1121786A1 (ru) | Устройство установлени соединений в телефонной сети св зи | |
| JPH0748892B2 (ja) | あみだ形ソ−テイングスイツチ | |
| JPS6382196A (ja) | 時間スイツチ制御回路 | |
| JPH01216640A (ja) | 多重化方式 | |
| JPS5914955B2 (ja) | 時分割多重パルス符号変調通信システム |