JPS5958485A

JPS5958485A - 電子楽器

Info

Publication number: JPS5958485A
Application number: JP57170616A
Authority: JP
Inventors: 中田　晧
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1982-09-28
Filing date: 1982-09-28
Publication date: 1984-04-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は自動演奏のテンポを制御する電子楽器に関す
る。

従来、音高・符長等の楽曲データを記憶し、この楽曲デ
ータを予め決められたテンポに従ってＩＷｉ次読み出し
て自動的に楽音を発生またＶよｌａ盤での押鍵位置を表
示するようにした電子楽器は公知であり、また鍵盤での
演奏の早遅に関連して自動演奏を進めるテンポクロック
の発生を停止制御し、あるいは発生を停止側？ｌＩＩ＋
するとともに周波数全制御して押り；（によるｍｆ奏と
自動演奏との進行一致を図った電子楽器も公知である。

しかし、かかる従来の電子楽器のうち前者は、押鍵練習
にｔよ有効なものであるが、演奏の難しい箇所にかかわ
らず予め決められたテンポに従って自動演奏を進めてし
まうため、難演奏箇所にぶつかると、練習をあきらめて
しまう者も少なくなかっだ。また、後者は、演奏進行中
に演奏の難しい箇所にぶつかり、押針が遅れた場合には
、押鍵があるまで自動演奏の進行を一時停止するものの
、自動演奏の進行を一時停止するまではいままでのテン
ポに従って自動演奏を先に進めてしまうため、自動演奏
の進行が不連続になるとともに、その時点における押鍵
による演奏と自動演奏とがずれるという問題があった。

この発明は上記実情に鑑みてなされたもので、演奏のＪ
ｉｌ　Ｌい筒所で、正確にＶよ演奏のｋしい音符の前で
自動演奏の進行を遅くし、押鍵練習に適した１１３：子
楽器を提供することを目的とする。

そこでこの発明は、自動演奏装置を有する電子楽器にお
いて、鍵盤で演奏すべき音杓に関するデータを記憶して
おき、前記自動演奏装置の自動演奏テンポに合わせて前
記記↑、ひデータを読み出し、この記憶データに基づい
て演奏すべき￥１−符の演奏難易度を検知し、検知した
演奏難易度に応じ−Ｃ前記自動演奏装置の自動演奏テン
ポを変更することにより、演奏の難しい音符の前で自動
演奏の進行を遅くするようにしている。

以下この発明を添付図面を参照して詳細に説１夛］する
。

第１図はこの発明を適用した電子楽器の一実施例を示す
ブロック図である。第１図におし１て、鍵盤１は鍵動作
に連動するキースイッチを各外電に有し、押下鍵に応じ
てその鍵に対応するキースイッチをオンにする。押鍵検
出回路２は前記キースイッチを走査し、キーオンしてい
るキースイッチ、すなわち押下鍵を検出してその鍵を表
わす鍵情報（キーコード）ＫＣを時分割出力するととも
に、押鍵されていることを示す２値レヘルのキーオン信
号ＫＯＮを出力する。

キーコードＫＣは、例えば第１表に示すようにオクター
ブ音域を表わす２ビツトのオクターブコードＢ２．Ｂｌ
と１オクターブ内の１２の音名ヲ表わす４ビツトのノー
トコードＮ４．Ｎ３．Ｎ、、Ｎ。

とからなる６ピツトの２進化信号である。

第　　１　　表押鍵検出回路２から出力されるキーコードＫＧおよびキ
ーオン信号ＫＯＮは、発音チャンネル割当回路３および
メロディ音高データ取出回路４に加えられる。

発音チャンネル割当回路３は、他の入力に後述する和音
・オブリガードデータ取出回路２００から出力されるオ
ブリガード音高データＯＮ、従音形成回路５から出力さ
れる和音構成音を示す複数のキーコードＣＫ　Ｃ１およ
びベース音形成回路６から出力されるベース音を示すキ
ーコードＢＫＣが加えられる。

従音形成回路５は、和音・オブリガードデータ取出回路
２００から出力される和音名データＣＨに基づいて和音
構成音を示す複数のキーコードＣＫＣを形成する。なお
、和音名データＣＨは、和音の根音の廿名を示す４ビツ
トデータ（第１表参照）および和音の種類（メジャ、マ
イカ、セブンス）を示す２ビツトデークからなる６ビツ
トのバイナリコードである。

従音形成回路５におけるキーコードＣＫＣ形成の一例を
示すと、和音種類がメジャのときは根音に対して完全１
度、長３度、完全５度の音程関係にある音を示すキーコ
ードＣＫＣを形成し、和音種類がマイカのときは根音に
対して完全１度、短３度、完全５度の音程関係にある廿
を示すキーコードＣＫＣを形成し、和音種類がセブンス
のときは根音に対して完全１ｒｐＬ、長３度、短７度の
音程関係にある音を示すキーコートＣＫＣを形成する。

ベース音形成回路６は、和音・オブリガードデータ取出
回路２００から出力される和音名データＣＩ（および自
動伴奏パターン信号発生回路７から出力されるベースパ
ターン信号１３　Ｐに基づいてベース廿全示・すキーコ
ードＢ　Ｋ　Ｃ′ｆＩＣ形成する。ここで、自動伴奏パ
ターン信号発生回路７について説明する。

自動伴奏パターン信号発生回路７は、リズム選択スイッ
チ（図示せず）によって、“ｉＭ択したリズムに対応す
る第１１廿発音タイミング信号ＣＴ、ベース音発音タイ
ミング信号ＢＴ、　　リズムパターン信号ＲＰおよびベ
ースパターン信号ＢＰを後述するテンポ制御回路４００
から出力されるテンポクロックＴＣＬによって発生する
もので、パターンメモリおよびアドレスカウンタから構
成されている。

パターンメモリは各リズム毎にそれぞれ複数の１１１音
発音タイミングパターン、ベース音発音タイミングパタ
ーン、リズムパターンおよびベースパターンを記憶して
いる。このパターンメモリに記憶される各リズム毎のパ
ターンはリズム選択スイッチによって選択され、この選
択された上記各パターンはテンポクロックＴＣＩ４−計
数するアドレスカウンタの計数値をアドレス信号として
１１次読み出される。なお、′８０音発音タイミング信
号ＣＴおよびベース音発晋タイミング信号ＢＴはそれぞ
れ自動コード音および自動ベース音の発音タイミングを
示す信号でｈＤ、リズムパターン信号ＲＰは発音すべき
リズム音のｆ！ｌ！類とその発音タイミングを示す信号
であり、ベースパターン信号ＢＰは発音すべき自動ベー
ス音の根音に対応する音程関係を示す信号である。

ベース音形成回路６は、入力する和音名データＣＨのう
ち和音の根音を示すキーコードと前記ベースパターン信
号ＢＰとを加算することにより根音に対して所定の音程
関係にあるベース音を示すキーコードＢＫＣ’ｉ形成す
る。なお、ベース音形成回路６はベースパターン信号Ｂ
Ｐが長３度の音程に対応し、かつ牙Ｕ音名データＣＨの
和音種類がマイカの場合には前記ペースパターン信号Ｂ
Ｐｉｆ：短３度の音程に対応するように修正して加算す
る。

発音チャンネル割当回路３は、押鍵検出回路２から出力
されるキーコードＫＣを専用に割当てるチャンネル、ｆ
ｉ音・オプリガードデータ取出回路２００から出力され
るオプリガード音高データＯＮを専用に割当てるチャン
ネル、従音形成回路５から出力される和音構成音を示す
キーコードＣＫＣを専用に割当てるチャンネル、および
ベース音形成回路６から出力されるベース音を示すキー
コードＢ　Ｋ　Ｃｉ専用に割当てるチャンネルからなる
所足数の発音チャンネルを有し、これらの発音チャンネ
ルに上記各キーコードを適宜割当てるとともに、各チャ
ンネルに割当て記憶したキーコードＫＣ＊全時分割的に
楽音形成回路８に出力する。

楽音形成回路８は発音チャンネル割当回路３から時分割
的に加わるキーコードＫＣに基づき楽音信号を形成する
。なお、押鍵検出回路２から出力されるキーコードＫＣ
に基づいて形成される楽音信号は、押鍵検出回路２から
出力されるキーオン信号ＫＯＨによって開閉エンベロー
プ制御され、また、和音構成音を示すキーコードＣＫＣ
およびベース音を示すキーコードＢ　Ｋ　Ｃに基づいて
形成される楽音信号は、それぞれ自動伴奏パターン信号
発生回路７から発生されるオロ音発行タイミング信号Ｃ
Ｔおよびベース音発音タイミング信号ＢＴに基づいて開
閉エンベロープ制御される。

楽背形成回路８によって形成された楽音信号り増幅器９
で増幅されてスピーカ１０に加わり、ここでメロディ廿
、和音、ベース音、オブリガート−ｒ＋として発音され
る。

また、リズム音源回路１１Ｆｉ、自動伴奏パターン信号
発生回路７から発生されるリズムパターン信号ＲＰに応
じて各種リズム音を示すリズム音信号を発生し、これ全
増幅器９を介してスピーカ１０に加え、リズム音として
発音させる。

次に、電子楽器の自動演奏のテンポ制御について説明す
る。

まず、外部記録手段１２から出力される自動演奏データ
のデータフォーマットについて説明する。

外部記録手段１２は磁気カード／チーブ、パンチカード
、バーコード等であって、第２図に示すようにメロディ
−ｇ−高データ、メロディ符長データ、オプリガード音
局データ、オプリガード符長データおよび和音データを
記載順序にしたがってシリアルデータの形で記録してい
る。なお、各データの頭には各データを識別するための
マークデータＤＭ、−ＤＭＳを記録している。

メロディ音高データおよびオプリガード音高データはそ
れぞれ音高を示すもので、６ビツトのバイナリコードで
構成されている（第１表参照）。

メロディ符長データおよびオブリガード符長データはそ
れぞれ音符又は休符の長さ、すなわち符長を示すもので
、６ピントのバイナリコードで構成される。イ１畏デー
タの一例を示すと第２表のようになる。

第　　２　　表和音データは、発生すべき和音の和音名を示すオＩＩ音
名データおよび和音の発生タイミングを示すタイミング
データを含むもので、それぞれ６ピツトおよび１０ビツ
トのバイナリコードで構成される。

なお、和音名データは前記オブリガード音高データの読
み出しに伴なって読み出されるもので、前記タイミング
データは、同時に発音すべきオプリガード音のオプリガ
ード音高データが後述するデータメモリ１４に転送され
た後の該データメモリ１４における記憶アドレスに対応
するものである。

外部記録手段１２に記録された上記各データは、楽曲デ
ータ入力装置１３にシリアルデータの形で読み取られる
。楽曲データ入力装ｆｆ￥、］３は読み取ったシリアル
データをパラレルデータに変換し、メロディ音高データ
、メロディ符長データ、オブリガード音高データ、オブ
リガード符長デークおよび和音データをデータメモ１月
４に供給するとともに、マークデータＤＭ、〜ＤＭ５を
含む書込制御データーｉＲＡＭ　（ランダム、アクセス
、メモリ）書込制御回路１５に供給する。

データメモ１月４は各データ群毎に記憶領域を有し、各
データ群の対応する記憶領域への書込および記憶領域か
らの読出は各記憶領域に対応するアドレス信号を出力す
る５つのカウンタ１６ａ〜１６ｅからなるアドレスカウ
ンタ１６によって行なわれる。

ＲＡ　Ｍ■込副制御回路１５楽曲データ入力装置１３か
らデータメモリ１４に供給される各データ群を、データ
メモリ１４の各データに対応する記憶領域別に書き込み
制御するもので、まず楽曲データ入力装置１３からマー
クデータＩ）　Ｍ　、を入力すると、メロディ音高デー
タの記憶領域に対応するアドレスカウンタ１６のカウン
タ１．６　ａを動作可能にし、前記楽曲データ入力装置
１３からメロディ音高データが送出される毎に該カウン
タ１６ａをカウントアツプさせる。カウンタ１６ａはそ
の計数値をアドレス信号としてデータメモリ１４に出力
し、アドレス信号の示すアドレスにメロディ音高データ
ｔｉ＋き込む。

なお、ＲＡＭ書込制御回路１５は、マークデータＤＭｔ
　ｆ入力すると同時に前記カウンタ１６ａのアドレス信
号がメロディ音高データの記憶領域の先頭アドレスを示
すように該カウンタを初期セットする。

このようにして全てのメロディ音高データの書込が終了
すると、ＲＡＭ書込制御回路１５はマークデータＤＭ２
を入力し、前記と同様にしてデータメモリ１４のメロデ
ィ符長データに対応する記憶領域に該記憶領域の先頭ア
ドレスからメロディ符長データを書き込む。以下、ＲＡ
Ｍ書込制御回路１５はマークデータＤＭ３　、ＤＭ４　
、ＤＭ５　′ｆｆ：λカする毎Ｋ、マークデータに対応
する記憶領域に、該記憶領域の先頭アドレスからオプリ
ガード音高データ、オプリガ〜ド符長データ、和音デー
タを書き込む。

次に、データメモリＪ４に全ての自動演奏データが書き
込まれた後、スタートスイッチ１７ｆ：投入した場合に
ついて説明する。

スタートスイッチ１７が投入されると、ＲＡＭ読出制御
回路１８はアドレスカウンタ１６の各カラ７ｐがそれぞ
れ対応する記憶領域の先頭アドレスを指示するようにア
ドレスカウンタ１６を初期セットし、続いてデータメモ
１月４からメロディの第１廿、第２音に対応するメロデ
ィ音高データおよびメロティ符長データ、オプリガード
の第１音に対応するオブリガード廿高データおよびオブ
リガード符長データを順次読み出すべくアドレスカウン
タ１６を制御する。

すなわち、ＲＡ　Ｍ読出制御回路Ｊ８は、メロディ音高
データおよびメロディ符長データの記憶領域に対応する
アドレスカウンタ１６のカウンタ１６ａ。

１６ｂを動作可能にし、該各カウンタ１６ａ、Ｉ６ｂの
アドレス信号に基づいてデータメモリ１４がらメロディ
の第１音に対応するメロディ音高データおよびメロディ
符長データを読み出し、絖いて各カウンタＪ６ａ、１６
ｂｔカウントアツプしてメロディの第２音に対応するメ
ロディ音高データおよびメロディ符長データを読み出す
。同様にして、オブリガード音高データおよびオプリガ
ード符長データの記憶領域に対応するアドレスカウンタ
Ｊ６のカウンタ１６ｃ、１６ｄを動作可能にし、該各カ
ウンタ１６ｃ、１６ｄをカウントアツプさせることによ
りオプリガードの第１音に対応するオプリガード背高デ
ータおよびオブリガード符長データを読みｕｌす。

なお、ＲＡＭ読出制御回路１８は、アドレスカウンタ１
６のカウンタ１６　ａおよび１６ｂｆ：カウントアツプ
する毎に次メロディ読出要求信号ＭＮＲを出力し、アド
レスカウンタ１６のカウンタ１６Ｃおよび１６　ｄをカ
ウントアツプする毎に次オブリガード読出安求信号ＯＮ
　Ｒを出力する。また、ＲＡＭ読出制御回路１８は、和
音データの記憶領域に対応するアドレスカウンタ１６の
カウンタ１６　ｅ　’ｉ高速駆動シ、オブリガード音高
データおよびオブリガード符長データの読み出し時にデ
ータメモ１月４から全ての和音データを読み出す。

データ出力回路１９はオ］１音ザーチ回路１９ａｔ含み
、データメモ１丹４から読み出される各データのうち、
オブリガード音高データＯＮ１、オブリガード符長デー
タＯＬＩ、およびオ［１音名データＣＨＩを和音・オプ
リガードデータ取出回路２００に出力し、メロディ音高
データＭＮ２およびメロディ符長データＭＬ２をメロデ
ィデータ取出回路１００に出力し、メロディ符長データ
ＭＬ２ｆ：演奏難易度検出回路３００に出力する。なお
、和音サーチ回路１９ａはオプリガード音高データを読
み出す際にアドレスカウンタ１６のカウンタ１６Ｃから
出力されるアドレス信号に基づいて、データメモリ１４
から高速で読与出される和音データの中から前記アドレ
ス信号と同一アドレスを示す和音データのタイミングデ
ータをサーチし、このタイミングデータと一対の和音名
データＣＨ１を出力する。

メロディデータ取出回路］００はデータ出力回路１９か
らメロディ音高データＭＮ２およびメロディ符長データ
ＭＬ２が加えられ、ＲＡＭ読出制御回路１８から次メロ
ディ読出要求信号ＭＮＲが加えられ、後述するテンポ制
御回路４００からテンポクロックＴＣＬが加えられてお
り、これらの信号に基づいて演奏すべきメロディ音（１
音符光行するメロディ音）のメロディ音高データＭＨＩ
およびメロディ符長データＭＬｌ、演奏されているメロ
ディ音のメロディ音高データＭＮおよびメロディ符長デ
ータＭＬ、テンポ制御回路４００からのテンポクロック
の出力を停止するために用いられる停止指令信号ＭＰ、
およびデータメモリ１４からのメロディデータ（メロデ
ィ音高データおよびメロディ符長データ）の読出指令信
号ＭＬＵ’；ｉ取り出すものである。

第３図は上記メロディデータ取出回路１００の詳Ｍｎｍ
成例を示したもので、ＲＡＭ読出制御回路１８からメロ
ディデータの読み出しに伴なって次メロディ読出裂求信
号ＭＮＲが加えられると、ラッチ回路１０１および１０
２はそれぞれデータ出力回路１９から加えられているメ
ロディ音高データＭＮ２およびメロディ符長データＭ　
Ｔ、　２ｆラフチし、ラッチ回路１０３および１０４は
それぞれラッチ回路１０１および１０２で前回ラッチさ
れたメロディ音高データＭＮＩおよびメロディ符長デー
タＭＬＩｔ−ラッチし、メロディ符長カラ／り１０５は
リセットされる。なお、スタートスイッチ１７０投入直
後におし）では、２つのメロディデータの読み出しに伴
って信号ＭＮＲは１回出力されているため、ラッチ回路
１０１および１０２でラッチされたメロディ音高データ
ＭＮＩおよびメロディ符長データＭＬＩはそれぞれこれ
から演奏しようとするメロディの第１音目に対応し、ラ
ッチ回路１０３および１０４は無音高データ（第１表に
示されるキーコード以外の）くイナリコード）および無
符長データ（全て”０パ）をラッチしている。

ラッチ回路１０１でラッチされたメロティ音高データＭ
ＮＩは演奏難易度検知回路３００、テンポ制御回路４０
０お↓び表示装置２０に加えられ、ラッチ回路１０２お
よび１０３でラッチされたメロディ符長データＭＬＩお
よびメロティ音高データＭＮはそれぞれ演奏難易度検知
回路３００に加えられ、ラッチ回路１０４でラッチされ
たメロディ符長データＭＬは比較器１０６のＢ入力、演
奏難易度検知回路３００およびテンポ制御回路４００に
加えられる。

表示装置２０は各外侮に配設されたランプから宿成され
、入力するメロディ音高データＭＮＩに対応するランプ
を点灯することによって押下すべき鍵を表示する。した
がって、表示装置２０はメロディｆ高データＭＮＩによ
ってメロディの第１音目に対応する鍵を点灯表示してい
る。

比較器１０６は、テンポクロツタＴＣＬを計数するメロ
ディ符長カウンタ１０５から下位２ビツトを除く上位ビ
ットのパラレル出力が符長データとしてＡ入力に加えら
れており、へ入力とＢ入力に加えられる各符長データを
比較し、これらが一致したときメロディ符長一致信号Ｍ
ＬＥＱを出力する。

この場合、メロディ符長カウンタ１０５は信号ＭＮＲに
よってリセットされ無符長データ全出力しているため（
リセット後メロディ符長カウンタ１０５には３つのテン
ポクロックＴＣＬが加えられるが、４番目のテンポクロ
ックＴＣＬが後述する停止指令信号ＭＰ（第４図（ｄ）
参照）によって停止されているため）、比較器１０６は
一致信号ＭＬＥＱ（”１”）（第４図（Ｃ）参照）をア
ンド回路１０７に加え、アンド回路１０７を動作可能に
する。。

ノロディ符長カウンタ１０５はリセット後３つのテンポ
クロックＴＣＬを入力しく第４図（ａ）参照）、その下
位２ビツトの出力がともに”１”となっているため、ア
ンド回路１０８はアンド回路１０７ヲ介してイコ号゛１
”を出力する。したがってアンド回路１０７は、メロデ
ィ符長カウンタ１０５に４番目のテンポクロックＴＣＬ
が加わる寸でＭｉＪ記信号”１″を停止指令信号ＭＰ（
第４図（ｄ）参照ンとしてテンポ制御回路４００に出力
するとともに、アンド回路１０９に出力する。

ここで、メロディの第１音目に対応するメロディ演奏が
演奏時点ｔ　ＫＯＮで行なわれ（第４図（１））参照）
、テンポ制御回路４００から符長カウンタ１０５のリセ
ット後４番目のテンポクロックＴＣＬが出力されると、
アンド回路１０９は、このテンポクロツクＴＣＬｉメロ
ディデータの読出指令信号ＭＬＵ（第４図（ｅ）参照）
としてＲＡＭ読出制御回路１８に出力する。

ＲＡＭ読出制御回路１８は読出指令信号ＭＬＵを入力す
ると、アドレスカウンタ１８のカウンタ１．８　ａおよ
び１８ｂを直ちにカウントアツプしてメロディの第３音
目に対応するメロディデータをデータメモ１月４から読
み出すとともに、次メロディ読出侠求信号ＭＮＲ（第４
図（ｆ）参照）を出力する。

これにより、ラッチ回路１０１および１０２はそれぞれ
メロディの第２音目に対応するメロディ音高データＭＮ
Ｉおよびメロディ符長データＭＬＩを出力し、ラッチ回
路１０３および１０４はそれぞれメロディの第１音目に
対応するメロディ音高データＭＮおよびメロディ符長デ
ータＭＬを出力する。

表示装置２０は、ラッチ回路１０１から出力されるメロ
ディの第２音目に対応するメロディ音高データＭＮｌに
より次に押下すべき鍵を点灯表示し、比較器１０６　？
″ｉ１１ｉ１１入力回路】０４から出力されるメロディ
の第１音目に対応するメロディ符長データＭＬを入力す
る。

比較器１０６は、Ａ入力にメロディ符長カウンタ１０５
から前記メロディ演奏時点ｔ　ＫＯＮ後の時間に対応す
る符長データが加えられており、これらの符長データが
一致した時点ｔ。から前記と同様にメロディ符長一致信
号Ｍ　Ｌ　Ｅ　Ｑを出力する（第５図（Ｃ）参照）８そ
して、アンド回路１０７は信号ＭＬＥＱが出力された後
、テンポ制御回路４００からメロディ符長カウンタ１０
５に３番目のテンポクロックＴＣＬが出力されると停止
指令信号ＭＰ（第５図（ｄ）参照）を出力し、アンド回
路１０９は４番目のテンポクロックＴＣＬが出力される
と読出指令信号ＭＬＩＪ（第５図（ｅ）参照）を出方す
る。なお、第５図（ｂ）に示すように演奏１１に点ｔＫ
ＯＮが一致時点１゜よりも早い場合には、メロディ一致
信号ＭＫＥＱによって一致時点１ｏ後の４番目以降のテ
ンポクロックＴＣＬは停止されないようになっている。

このようにしてメロディデータ取出回路１００ｉ１、メ
ロディ演奏毎に、１音符光行するメロディ音のメロティ
廿−高データＭＮＪおよびメロディ符長データＭＬ１、
演奏されているメロディ音のメロディ音高データＭＮお
よびメロディ符長データＭＬ、停止指令信号ＭＰ、およ
びメロディ読出指令信号ＭＬＵを取り出す。

和音・オプリガードデータ取出回路２００は、データ出
力回路１９からオブリガード音高データＯＮｌ、オプリ
ガード符長データＯＬ１および和音名データＣＨ］が加
えられ、ＲＡ　Ｍ読出制御回路１８から次オブリガード
読出戟求信号ＯＮＲが加えられ、後述するテンポ制御回
路４００からテンポクロックＴＣＬが加えられており、
これらの信号に是づいて前記メロディデータ取出回路１
００と同様にして自動演奏されるオブリガード音のオブ
リガード音高データＯＮ、自動演奏される和音・ベース
音に対応する和音名データＣ１ｌ、およびデータメモリ
１４からのオブリガードデータ（オプリガード音高デー
タおよびオプリガード符長データ）の読出指令信号ＭＬ
Ｕを取り出すものである。

第６図は上記和音・オブリガードデータ取出回路２００
の詳細構成例を示すもので、ＲＡ　Ｍ読出制御回路１８
からオブリガードデータの読み出しに伴って次オブリガ
ード胱出吸求信号ＯＮＲが加えられると、ラッチ回路２
０１　、２（１２および２０３１−ｉそれぞれデータ出
力回路１９から加えらＪｚるオブリガード音高データＯ
Ｎ　Ｊ、和音名データＣＨ１、およびオブリガード符長
データｏＬ１ｆ：ラッチし、またメブリガード符長カウ
ンタ２０４はこの信号ＯＮＨによってリセットされる。

なお、スタートスイッチ１７０投入直後においては、信
号ＯＮＲは出力されていないため、ラッチ回路２０１お
よび２０３でｅニオプリガードの第工音目に対応するオ
ブリガード音高データＯＮＩおよびオブリカード符長デ
ータＯＬＩはラッチさせていす、またラッチ回路２０２
ではオブリガードの第１音目とともに発音される和音を
示す和音名データＣＨ１もラッチされていない。ラッチ
回路２０３では無符長データ（全て０″）がラッチされ
ている。

ラッチ回路２０３でラッチされたオブリガード符長デー
タＯＬ（無符長データ）は、比較器２０５０Ｂ入力に加
えられる。比較器２０５のＡ入力には、テンポクロック
ＴＣＬを計数するオプリガード符長カウンタ２０４がら
下位２ピツトを除く上位ビットのパラレル出力が符長デ
ータとして加えられる。

比較器２０５はＡ入力とＢ入力に加えられる各符長デー
タを比較し、これらが一致したときオブリガート一致信
号０ＬＥＱを出力する。オブリガード符長カウンタ２０
４は、前記メロディ符長カウンタ１０５と同様に無符長
データを出方しているため、比較器２０５（は一致信号
０ＬＥＱをアンド回路２０６に加え、アンド回路２０（
ｉ　’；ｃ動作可能にする。

オブリガード符長カウンタ２０４は、リセット後３つの
テンポクロックＴＣＬを入力し、その下位２ピツトの出
力がともに１″となっているため、アンド回路２０７は
アンド回路２０６　ｆ：介して信号″１”を出力する。

ここで、メロディの第１音目に対応するメロディ演奏が
行なわれ、テンポ制御回路４００がら符長カウンタ２０
４のリセット後４番目のテンポクロックＴ　ＣＴ、が出
力されると、アンド回路２０８は、このテンポクロック
Ｔ　ＣＬ　ｉｆオブリガードデータの読出指令信号ＯＬ
ＵとしてＲＡ　Ｍ読出制御回路１８に出力する。

ＲＡＭ読出制御回路Ｉ８は読出指令信号ＯＬＵを入力す
ると、アドレスカウンタ１８のカウンタ１８ｃおよび１
８ｄｆｃ直ちにカウントアツプしてオブリガードの第２
音目に対応するオブリガードデータをデータメモ１月４
から読み出すとともに、次オプリガード読出侠求信号Ｏ
ＮＲを出力する。

コノ信号ＯＮ　Ｈにより、ラッチ回路２０１はオプリガ
ードの第１音目に対応するメプリガード音高データＯＮ
Ｉ　ｉラッチし、これをオブリガード音高データＯＮと
して出力する。このオプリガード音高データＯＮは前述
した発音チャンネル割当回路３（第１図）に加えられる
ため、スピーカ１０では第１音目のオプリガード音が発
音される。また、ラッチ回路２０２はオブリガードの第
１音目とともに発音される和音を示す和音名データＣ）
Ｉ　］をラッチし、これを和音名データＣＨとして従音
形成回路５およびベース音形成回路６に出力し、ラッチ
回路２０３はオブリガードの第］音目に対応するオブリ
ガード符長データＯＬ１をラッチし、これを現在演奏さ
れているオブリガード音の符長データＯＬとして比較器
２０５０Ｂ入力に出力する。また、信号ＯＮＲによりオ
ブリガード符長カウンタ２０４はリセットされる。

比較器２０５はＢ入力に符長データＯＬが加えられ、Ａ
入力にオブリガード符長カウンタ２０４からリセット後
の時間に対応する符長データが加えられており、これら
の杓長データが一致したとき前記と同様にオプリガード
符長一致信号０ＬＥＱ−ｉ出力する。そして、アンド回
路２０６は信号０ＬＥＱが出力された後、テンポ制御回
路４００がらオブリガード符長カウンタ２０４に３番目
のテンポクロックＴＣＬが出力されると、アンド回路２
０８　ｋ動作可能にし、アンド回路２０８は４番目のテ
ンポクロツタＴＣＬが出力されると、このテンポクロッ
クＴＣＬを読出指令信号ＯＬＵとして出力する。

このようにして和音・オブリガードデータ取出回路２０
０は、メロディ演奏が行なわれテンポ制御回路４００か
らテンポクロックＴＣＬが出力されていると、上記オブ
リガード音高データＯＮ、和音名データＣＩＩ、および
オプリガードデータ読、出指令信号ＯＬＵを取り出す。

演奏ＪｉＩｔ、易度検知回度検知回路ｔＪ−１演奏すべ
き音符の演奏難易度を検知し、この演奏難易度に対応す
るテンポ変更データＳ　Ｔ　Ｍ　Ｐ　ｆｆテンポ制御回
路４００に出力してテンポ制御回路４００における前記
音符の演奏に基づくテンポを変更制御するものである。

第７図は」二記演奏Ｅｌ易度検知回路３００の詳細構成
例を示したもので、演奏ＥＩ易度を検知するだめの４つ
の検知器３０１〜３０４と加算器３０５とから構成され
ている。検知器３０１〜３０４は、それぞれ第３衣に示
すように演奏すべき音符がいずれの演奏難易度区分にＦ
Ｊ≦するかに応じて演奏難易度に対応するデータ（「１
」〜「４」）を出力する。

第３表すなわち、音高差検知器３０１は、減算器と上記第３表
に示す演奏難易度区分および該区分に対応するデータを
記憶するリードオンリイメモリ（ＲＯＭ）とを有し、減
算器にょ−てメロディ音高データＭ　ＮとＭＮＩとの音
高差データの絶対値をと一す、この絶対値と前記ＲＯＭ
の演奏難易度区分とを比較し、一致した演奏難易度区分
に対五６するデータをＵｉ力する。第３表から明らがな
ように、音高の変化が大きい場合には押鍵が月ｔしいの
で、■゛高変化が大きい程、テンポ変更データＳ　ＴＭ
Ｐ’Ｔｈ形成する上記データを大きい値にする。

白／黒鍵検知器３０２は、白鍵に対応するキーコードを
記憶するＲ　ＯＭを有し、人力するメロディ音高データ
ＭＮＩがＲＯＭの記憶データと一致する場合には「２」
を示すデータを出力し、一致１〜ない場合には［４」に
対応するデータを出力する。

すなわち、黒鍵は白鍵に比べて押鍵が難しいので、演奏
すべき鍵が黒鍵の場合にはテンポ変更データＳＴＭＰを
形成する上記データを大きい値にする。

早進行検知器３０３は、第３表に示す演奏難易度区分お
よび該区分に対応するデータを記憶するＲＯＭと、入力
するメロディ符長データＭ　Ｌ　、　ＭＬＩおよびＭＬ
２を加算する加算器とを有し、加算した符長データと前
記演奏難易度区分とを比較し、一致した演奏が１を湯度
区分に対応するデータを出力する。すなわち、加算した
符長が短い場合は、演奏すべき音符を含む前後の演奏が
早くなるので、この場合にはテンポ変更データＳＴＭＰ
を形成する上記データを大きくする。

符長検知器３０４は、第３表に示す演奏難易度区分およ
び該区分に対応するデータを記憶するＲＯＭを有し、入
力するメロティ符長データＭＬと前記演奏難易度区分と
を比較し、一致した演奏難易度区分に対応するデータを
出力する。すなわち、現在演奏されている音符の符長が
短い場合は、次の押鍵が難しいので、現在演奏されてい
る音符の符長が短い程、テンポ変更データＳＴＭＰを形
成する上記データを太きくする。

上記各検知器３０１〜３０４から出力される演奏難易度
に対応するデータは加算器３０５に加えられる。

加算器３０５はこれらのデータを加算し、この加算値を
演奏難易度に対応するテンポ変更データＳＴＭＰとして
テンポ制御回路４００に出力する。なお、上記テンポ変
更データＳＴＭＰは「５」〜「１６」の値を示すデータ
であり、演奏が難しい程太きい値をとる。

テンポ制御回路４（）０は、テンポ変更データＳＴＭ　
Ｐの他に、メロディデータ取出回路１００からメロディ
γ↑高ブ°−タＭ　Ｎ　］、メロディね長データＭＬお
よび停止指令１ｄ号ＭＰが加えられ、ＲＡ　Ｍ　胱出缶
１係１１１回路１８から次メｊｌディ読出要求信号Ｍ　
Ｎ　Ｒが加えられ、更にメロディ竹高データ取出回路４
から鍵盤１での押鍵に基づくメロディ音高データＭＭＮ
が加えられており、こノ’Ｌらの信号に基づいてテンポ
クロックＴＣＬのシれ生を停止制御するとともに、テン
ポクロックＴＣＩ、の周波数を制御するものである。な
お、メロディ行高データ取出回路４は、押σ・且検出回
路２から時分割的に入力するキーコードＫＣのうち、キ
ーオン信号ＫＯＮの立ち上が９時に人力するキーコード
■ぐＣのみをメロティ行高データＭＭＮとして取り出す
。

第８図は上記テンポ制御回路４００の１ｔ−Ｙ細構成例
を示したものである。

選択スイツチ４０１は、メロディ一致信号ＭＫＥＱの立
ち上がり条件奮髭釈するもので、選択スイソヂ４０１の
接点４０１ａおよび４０１ｂにはそれぞれオア回路４０
３の出力および比較器４０４の出力が加えられている。

オア回路４０３はメロディ音高データＭＭＮ（６ビツト
のバイナリ−コード（第１表参照））のオア条件をとる
ため、鍵盤Ｊでいずれかの＃ｌが押下（エニイキーオン
）されると、その押鍵時に信号”１”を出力する。なお
、鍵盤１の鍵域に（ｄ６ビツト全てが′θ″のキーコー
ドに対応する鍵ｔま含まれていない。比較器４０４は、
１廿符先行する音符のメロディ片高データＭＮＩおよび
鍵盤１での押下鍵を示すメロディ音高データＭＭＮが加
えられるようになっており、これらの廿高データーが一
致したとき、すなわち鍵ｍ１で適正な鎚が押下されたと
き信号”１“°を出力する。

したがって、選択スイッチ４０１　Ｆｉ、その可動接片
４０１Ｃ′ｆｃ接点４０１ａに接続すると、鍵盤１でい
ずれかの鍵が押下されたとき信号“′１”を出力し、接
点４０］ｂに接続すると押鍵一致があったとき信号″１
″を出力する１、選択スイッチ４０ノから出力される信号Ｎ　１　＋＋は
、オア回路４０７を介してアンド回路４０８に加えられ
る。アンド回路４０８の他の入力には、次メロディ読出
要求信号Ｍ　Ｎ　Ｒｉ反転するインバータ４０９の出力
が加えられているが、仄メロテアと胱出安求信号ＭＮＲ
は、第４図（ｆ）および第５図（ｆ）に示すようにメロ
ディ読出指令信号ＭＬＵの直後に出力されるため、メロ
ディ一致検出時にはアンド回路４０８は動作可能になっ
ている。したがって、選択スイッチ４０１から出力芒れ
る信号パ１”は、オア回路４０７、アンド回路４０８ヲ
介し゛〔Ｄノリノブフロップ４１０に加えられる。

Ｄクリップフロップ４］０は入力する信号゛°１″を所
定時間遅延してこれ全メロディ一致信号ＭＫＥＱ（’　
１　”　）として出力する。このメロディ一致信号ＭＫ
ＥＱは、オア回路４（）７、アンド回路４０８ヲ介して
Ｄフリップフロップ４１０に帰還されるため、次メロデ
ィ胱出要求信号ＭＮＲが出力されるまで保持される（第
４図（ｂ）および第５図の）参照）。

次に、テンポ制御回ｊ！３４．００の動作について説明
する。自動演奏開始前には、ラッチ回路４１３．４１４
および４１５は、それぞれ基準テンポクロックの周波数
情報（テンポデータ）をラッチしている。また、カウン
タ４２３は計数値が前記テンポデータと一致するように
プリセットされている。

ラッチ回路４１３および４１４でラッチされたテンポデ
ータは、それぞれ演算回路４１２のＡ入力およびＢ入力
に加えられる。演算回路４１２は２人カデータの平均値
をとり、この平均値を新たなテンポデータとして出力す
る。なお、この」結合のテンポデータは、基準テンポク
ロックのテンポデータと一致する。演算回路４１２から
出力されるテンポデータは、リミッタ４１６ヲ介してラ
ッチ回路４１３および４］５に加えられる。ここで、リ
ミッタ４１６は、演算回路４１２から出力されるテンポ
データの最大値および最小値を制限するものである。

ラッチ回路４１５は前述したように予め基準テンポクロ
ックのテンポデータをラッチし、これを比較器４１７に
加えている。比較器４１７の他の入力には後述する可変
分周器４３０から出力される高速の可変クロックパルス
φ　を計数するカウンタ４１８から計数値がテンポデー
タとして加えられており、比較器４１７は２人カデータ
が一致したとき、信号゛１″をアンド回路４１９に出力
する。

アンド回路４］９　Ｕ他の入力に可変クロックパルスφ
＊が加えられているため、比較器４］７から信号″１″
が加えられたときのみ、このクロックパルスφ　をラッ
チ回路４１５のロード入力ＬＤ、カウンタ４１８のリセ
ット端子Ｒ１およびアンド回路４２０に出力する。

これにより、ラッチ回路旧５はリミッタ４１６から入力
するテンポデータをラッチしてこれを比較器４１７に出
力し、またカウンタ４１８はリセットされ再び可変クロ
ックパルスφ１を計数してこの計数値を比較器４１７に
出力する。したがって、比較器４１７はラッチ回路４】
５から加わるテンポデータおよび可変クロックパルスφ
”の周期に対応する周期で一致信号”Ｉ″を出力する。

アンド回路４２０は、他の入力にオア回路４２１の出力
が加えられている。オア回路４２１はメロディ一致信号
Ｍ　Ｋ　Ｅ　Ｑと停止指令信号ＭＰを反転するインバー
タ４２２の出力とのオア条件をとるもので、信号ＭＫＥ
Ｑおよび信号ＭＰがそれぞれ第５図（ｂ）および第５図
（ｄ）の場合には常に信号”　１　”を出力し、信号Ｍ
ＫＥＱおよび信号ＭＰが第４図（ｂ）および第４図（中
の場合には、信号ＭＰの立ち上がりから信号Ｍ　Ｋ　Ｅ
　Ｑの立ち上がＶまでの時間を除いて信号“１″を出力
する。すなわち、オア回路４２１は、正規の演奏時点ｔ
ｏよりも実際の演奏時点ｔ　ＫＯＮが早い場合には常に
信号゛′１”全出力し、遅い場合には信号ＭＰの立ち上
がり（正規の演奏時点ｉｏから３番目のテンポクロック
が出力された時点）から実際の演奏時点ｔ　ＫＯＮまで
信号Ｎ　ＯＩ＋を出力する。

アンド回路４２０はオア回路４２１のオア条件が成立し
ているとき動作可能となり、アンド回路４１９から周期
的に加わるパルス信号金テンポクロックＴＣＬとして出
力する。もち論、オア回路４２１が信号”０゛を出力し
ているときは、前記テンポクロックＴＣＬの発生は停止
される。すなわち、オア回路４２１の出力によってテン
ポクロックＴＣＬの発生が停止制御される。

ここで、メロディの第１音目に対応する演奏が行なわれ
メロディ一致信号Ｍ　Ｋ　Ｅ　Ｑが出力されると、微分
回路４２４はこの信号Ｍ　Ｋ　Ｅ　Ｑを微分し、その立
ち上が９時にパルス信号をラッチ回路４１３および４１
４のロード端子ＬＤに加える。ラッチ回路４１３はリミ
ッタ４１６から加わるテンポデータをラッチし、ラッチ
回路４１４はカウンタ４２３から加わるデンボ修正デー
タをラッチする。なお、カウンタ４２３は前述したよう
に予め基準テンポクロックのテンポデータがプリセント
されている。したがって、ラッチ回路４１３および４１
４にラッチされるテンポデータはともに基準テンポクロ
ックのテンポデータである。

一方、メロディ一致信号ＭＫＥＱがオア回路４２１會介
してアンド回路４２０に加わり、アンド回路４２０から
テンポクロックＴＣＬが出力されると、直ちにメロディ
データ取出回路１００からはメロディデータ読出指令信
号ＭＬＵが出力されＲＡＭ読出制御回路１８からは次メ
ロディ読出要来信号Ｍ　Ｎ　Ｒｄ（出力される。この信
号ＭＮＲは、インノ（−夕４０９およびカウンタ４２３
のリセット端子Ｒに加えられる。これにより、信号Ｍ　
Ｋ　Ｅ　Ｑは“０”となり、カウンタ４２３はリセット
される。また、メロディデータ取出回路１００からはメ
ロディの第１音目に対応するメロディ符長データＭＬが
可変分周器４２５に出力される。

可変分周器４２５ｉｊ：入力するメロディ符長データＭ
Ｌに対応する分周比で可変分周器４３０から出力される
可変クロックパルスφ＊を分周出力するもので、この可
変分周器４２５から分周出力されるクロックの周期は可
変クロックパルスφ１０Ｆ３Ｍが一定の場合には入力す
るメロディ符長データＭＬの示す符長に比例する。例え
ば、４分音符に対応する符長データＭＬに基づいて分周
出力されるクロックの周期は、８分音符に対応する符長
データＭＬに基づいて分周出力されるクロックの周期の
２倍となる。

可変分周器４３０は高速クロックツくルスφをセレクタ
４２８から加わるデータに対応する分周比で分周し、分
周したクロックパルスを可変クロックツくルスφ”とし
て出力する。セレクタ４２８は選択スイッチ４３１の操
作状態に応じてＡ入力およびＢ入力のうちいずれか一方
ヲ選択出力するもので、その六入力にｅま前述した演奏
Ｎｄｌ易度検出回路３００からテンポ変更データＳＴＭ
Ｐが加えられており、Ｂ入力には基準データ発生源から
演奏難易度にかかわらないｊｙｒ屋の基準データ、例え
ば１゛５」の値を示すデータが加えられている。

ここで、選択スイッチ４３１がオンされると、セレクタ
４２８のＡ人カセレク）Ｑ子ＳＡに信号″１”が加えら
れるため、セレクタ４２８はＡ入力を選択し、Ａ入力に
加えられているテンポ変更データＳＴＭＰを可変分周器
４３０に出力し、選択スイッチ４３１がオフされると、
セレクタ４２８のＡ人カセレクト端子ＳＡに信号ｅ０１
＋が加えられるため、セレクタ４２８はＢ入力を選択し
、Ｂ入力に加えられている基準データを可変分周器４３
０に出力する。

可変分周器４３０は、前述したように高速クロツクパル
スφをセレクタ４２８から加わるデータに対応する分周
比で分周出力するが、選択スイッチ４３１がオンされて
いる場合には、高速クロックパルスφをテンポ変更デー
タＳ　Ｔ　Ｍ　Ｐに対応する分周比で分周出力すること
になる。なお、テンポ変更データＳＴＭＰｔよ演奏難易
度に応じて「５」〜「１６」の値をとるデータであるた
め、演奏が最も難しい場合に可変分周器４３０から出力
される可変クロックパルスφ　の周期は、演奏が最もや
さしい場合の周期の約３倍となる。

可変分周器４２５から出力されるクロックはアンド回路
４２６に介してカウンタ４２３のクロック人力ＣＫに加
えられる。アンド回路４２６の他の入力にはナンド回路
４２７の出力が加えられている。ナンド回路４２７はカ
ウンタ４２３からラッチ回路４１．４に出力される計数
値（バイナリコード）のナンド条件をとるもので、通常
信号′°１”を出力してアンド回路４２６ヲ動作可能に
し、カウンタ４２３の全てのビット出力が１′”になる
とアンド回路４２６に信号″０″を出力してアンド回路
４２６からのクロックの出力を阻止する。

ここで、メロディの第２音目に対応する演奏が行なわれ
、メロディ一致・信号ＭＫＥＱが出力されると、ラッチ
回路４．］３によひ４１４１−ｊこの信号ＭＫＥ’Ｑの
立ち＝にがｖ＋１１に入力するテンポデータをラッチす
る。このとき、ランチ回路４１４がラッチするテンポデ
ータは、カウンタ４２３の計数値であり、その値υ、　
？）ｊＪ記演奏時点が正規の演奏時点よりも早いときに
は小さいイ１０とな９、遅いときには大きい値となる。

ランチ回路４１４によってラッチされたテンポデータｔ
よ、テンポ修正データとして演算回路４１２のＢ入力に
加えられる。

演岱回路４１２は、前述したように２人力データの平均
値をとり、この平均値ｆ：新たなテンポデータとして出
力する。

このようにして、テンポ制ｍ１１回路４００ｔよ、演奏
すべき汁符の演奏１７Ｍ易度に応じてテンポクロックＴ
ＣＬの周波数を制御し、演奏が雛しい程、演奏データの
読み出し速度を遅くするようにしている。

また、演奏鈷易度および符長データに応じた演奏タイミ
ングよりも更に押鍵が遅れた場合には、テンポクロック
ＴＣＬの発生を禁止し、自動演奏の進行を停止するよう
にしている。更に、前記演奏タイミングよりも押鍵が早
いか遅いかによって自動的に自動演奏のテンポ（テンポ
クロックの周期）を制御するようにしている。

なお、テンポ制御回路は上記の制御機能を有するものに
限らず、例えば予め設定された周波数のテンポクロック
を発生し、演奏すべき音符の演奏難易度に応じて前記周
波数を変更するものでもよい。扱け、演奏すべき督・符
の演奏難易度に応じて演奏データの読み出し速度を変更
するものであればいかなるものでもよい。

また、この実施例では演奏の難易度を検知するために４
つの検知器を用いたが、他の検知器、例えば演奏すべき
音符の楽曲中における出現頻度に応じて難易度を検知す
る検知器等を用いてもよく、更に、これらのうちいずれ
か１つまたは複数の検知器の組み合わせからなる検知器
によって演奏の難易度を検知してもよい。

以上説明したようにこの発明によれば、演奏すべき音符
の演奏難易度に応じて自動演奏の速度を変更するため、
演奏進行中、難しい演奏箇所にぶつかっても、自動演奏
の進行に合わせてマニアル演奏をすることができる。

【図面の簡単な説明】

第１図はこの発明を適用した電子楽器の一実施例を示す
ブロック図、第２図はこの発明に利用される自動演奏データノーｆｉ
ｌを示すデータフォーマット、第３区１はこの発明に係
るメロディデータ取出回路の詳細例を示すブロック図、第４図および第５図は、それぞれこの発明に係る各信号
のタイミングチャート、第６図はこの発明に係る相持・オブリガードデータ取出
口路の詳細例を示すブロック図、第７図はこの発り］に
係る演奏難易度検出回路の詳細１１例を示すブロック図
、第８図はこの発明に係るテンポ制御回路の詳細例を示す
ブロック図である。】・・・鍵貼、８・・・楽廿形成回路、１０　　スピー
カ、１３・・・楽曲データ入力装置、１４・・データメ
モリ、１５・ＲＡ　Ｍ　ＩＪ’込制御回路、１６・アド
レスカウンタ、１７・・スタートスイッチ、１８・・・
ＲＡＭ読出制御回路、１９・データ出力回路、２０・・
・表示装置、１００・メロディデータ取出回路、２００
・・・和音・オブリガードデータ取出口路、３００・・
・演奏難易度検出回路、４００・・テンポ制御回路。第６図ＯＮＲ第７図

Claims

【特許請求の範囲】

（１）　　自動演奏装置を有する電子楽器において、鍵
盤で演奏すべき音符に関するデータを記憶する記憶手段
と、前記自動演奏装置ｅの自動演奏テンポに合わせて前
記記憶手段から記憶データを読み出し、該読み出したデ
ータに基づいて演奏すべき音符の演奏難易度を検知する
演奏難易度検知手段と、前記演奏難易度検知手段によっ
て検知された演奏難易度に応じて前記自動演奏装置の自
動演奏テンポを変更するテンポ変更手段とを具えた電子
楽器。
（２）前記自動演奏装置は、鍵盤での演奏の早遅に関連
して自動的にテンポを制御するテンポ制御手段を有する
特許請求の範囲第（１）項記載の電子楽器。
（３）前記演奏難易度検知手段は、現在演奏されている
音符と演奏すべき音符との音高差によって演奏難易度を
検知する特許請求の範囲第（］）項記載の電子楽器。
（４）前記演奏難易度検知手段は、演奏すべき音符に対
応する鍵が白鍵か黒鍵かによって演奏難易度を検知する
特許請求の範囲第（１）項記載の電子楽器。
（５）前記演奏難易度検知手段は、現在演奏されている
音符の符長によって演奏難易度を検知する特許請求の範
囲第（］）項記載の電子楽器。
（６）前記演奏難易度検知手段は、演奏すべき音符を含
む複数の音符の符長和によって演奏難易度を検知する特
許請求の範囲第（１）項記載の電子楽器。
（７）前記テンポ変更手段は、前記自動演奏装置の自動
演奏テンポを制御するテンポクロックを形成するだめの
高速クロックパルスを、前記演奏難易度検知手段によっ
て検知された演奏難易度に対応する分周比で分周するＤ
Ｊ変変分倍器らなる特許請求の範囲第（１）項記載の電
子楽器。