JPH01592A - ベクトル発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子計算機等の入出力情報を表示するラスタ
ースキャン方式のグラフィックディスプレイ装置におけ
るベクトル発生回路に関するものである。

従来の技術 グラフィック用デイスプレィにおいては、例えばパター
ンを任意の位置に、任意の大きさで、任意の傾きで描画
するために、パターンデーターをベクトルで持ち、必要
な演算を行い、直線描画用のベクトル発生回路にデータ
を与えて、パターンの描画を行う場合が多い。与えられ
た２点の座標を結ぶ直線を点列として求めるアルゴリズ
ムとして、プレラセンハム（Ｂｌｅｓｅｎｈａｍ）の方
法が知られている。

プレラセンハムの方法で直線を描画するには、始点Ｃｘ
ＢｔｙＢ）と終点（ｘｙ、ｙｙ）の座標からΔＸ　＝ｘ
ｙ　−！Ｓ　、Δｙ　＝　ｙｙ−ｙ３　ｔＤ　＝ＭＡＸ
　（ＩΔ！１，１Δｙ１）。

Ｄ　Ｉ　＝ＭＩＮ（ＩΔ１１，１Δｙｌ）を演算して求
め、ΔＩ、Δｙの付号から描画する座標をインクリメン
トするかディクリメントするか決定し、また１Δｘ１，
１Δｙ１の大きい方を判断して基準となる軸を決定して
おく必要がある。

第４図は前記の演算を行う従来のパターンベクトル発生
回路における初期設定部の回路図であシ、第３図はグラ
フィックディスプレイ装置の中の、パターン描画に使わ
れる部分のブロック図である。

第４図と第３図を使って従来のベクトルパターン描画の
一例を文字描画を例として示す。３７は、アドレスデコ
ーダ回路で、中央演算処理装置（以後ＣＰＵ）３１が外
部回路にアクセスする場合に、ＣＰＵ３１が出したアド
レスをデコードして、外部回路を制御している。グラフ
ィックディスプレイを管理しているＣＰＵ３１に（Ｉｓ
、ｙｓ）点にある文字を描画する要求があると、その文
字のデータを記憶しているアドレスと、データ数をメモ
リ３２から知り、文字データ（フラグｔ”ｏｔｙｏ）を
メモリ３２から読む。

次に、ＣＰＵ３１は、このフラグのチエツクを行い、直
線の開始点か終了点かをチエツクし、！ｏ　’　＝！　
Ｓ　＋　！　Ｏｙ　７０　’　””　７ｊ３　＋　７０
の演算を行い、システムバス１を通して初期設定部３３
に”ｏ’ｖＶｏ勺ヲ送る。システムバス１のデータはバ
ッファ２を通って、開始点であればラッチ５３に（宜３
ｔｙ３）読みこまれ、終了点であればラッチ６４に（ｘ
Ｆｔ７ｙ　）読みこまれる。

論理演算ユニット（以下ＡＬＵと略す）６５，５６はそ
れぞれｘｓ　　とＸｙからΔＸと、７Ｂと７ＦからΔｙ
を演算する。ＡＬＵ５了、６８はそれぞれΔ！、Δｙの
絶対値を演算する。コンパレーター６９は１Δｘ１とｌ
Δし１の比較を行いその結果をマルチプレクサ−８０，
６１に伝え、マルチプレクサ−６０は大きい方を、マル
チプレクサ−６１では小さい方を選択する。

更に、終了点を記憶するラッチ６４にデータが記憶され
てから、初期設定部の演算時間を保償して、ラッチ６３
から（！５ｔ７Ｂ）を、マルチプレクサ−８０からＭＡ
Ｘ（ｌΔ！１．ＩΔｙｌ）を、マルチプレクサ−６１か
らＭＩＮ（ｌΔ！１，１Δｙｌ）を、ＡＩ、Ｕ５５．５
６からΔＸ、Δｙの付号を、コンパレーター６９から基
準軸をそれぞれラッチ１３でとりこむ。

これらのパラメータを用いて、ディジタル微分解析回路
（以後ＤＤＡと略す）３４は描画点を演算し、フレーム
メモリー３６へ書きこむ。ラッチ１３にパラメータを取
り込んだ後、マルチプレクサ−５２を通して終了点のデ
ータをラッチ５３に書き込む。

以上の動作を文字のデータ数分繰り返すことで、任意の
文字を任意の位置に書くことができる。フレームメモリ
ーの情報はＤＡ変換されて陰極線管（以後ＣＲＴ）３ｓ
に画像情報として表示される。

発明が解決しようとする問題点 しかしながら前期の様な構成では、グラフィックディス
プレイを、例えば文字用端末（コンソールモード）とし
て文字を描画する場合、ワードプロセッサーとして漢字
等を描画する場合、またはパターン図形を登録しておき
拡大や回転をし、ないでパターンを描画する場合におい
て、パターンを任意の位置に描画するために、パターン
の全てのデータに対して、ＣＰＵ３１の読みこみサイク
ルと、データとパターンの位置との加算と、書きこみサ
イクルが必要であるため、表示速度が遅いという問題点
を有してきた。

従って本発明は、拡大、回転の必要のないパターンデー
タに対してＣＰＵ３１の負担を低減し高速な描画を実行
するベクトル発生回路を提供することを目的とする。

問題点を解決するための手段 本発明は、相対座標で表わされるパターンベクトルデー
タと、次のベクトルデータが描画か移動かを示すフラグ
データとを格納したメモリーと、描画開始位置を絶対座
標として格納する第１のレジスタと、描画または移動距
離を格納する第２のレジスタと、前記描画開始位置と前
記描画または移動距離とを加算する加算器と、前記加算
器の出力を新規描画開始位置として第１のレジスタに格
納する手段と、ディジタル微分解析機への出力を格納す
る手段とを備えたベクトル発生回路である。

作　　　用 本発明は前記した構成により、拡大２回転の必要のない
パターンを描画する場合において、複数個からなるパタ
ーンの位置データのうち開始の１回のみ、描画開始位置
の加算を行い、２番目以降のデータはその必要がなくな
る。また２番目以降のデータは、メモリーに既にあるデ
ータをそのまま使用できるので、１つのデータにつき中
央演算処理装置は、１回の読み出しサイクルを行うだけ
で、ベクトル発生回路にデータが転送できる。さらに、
描画か移動かの判断を１つ前のデータでベクトル発生回
路の演算と同時に実行できる。

実施例 第１図は、本発明の一実施例におけるベクトル発生回路
の初期設定部のブロック図であり、第２図は、パターン
を記憶しているメモリーを１ア”の文字の場合について
模式的に表わしたものである。これと第３図を使って、
”ア”を描画する場合について、説明する。ＣＰＵ３１
に（！Ｂ、７Ｂ）の位置に”ア”を描画する要求がある
と、”ア”のデータを記憶しているアドレス（ポインタ
ー）と、”ア”を描画するのに必要なデータ数をメモリ
ー３２より知る。ＣＰＵ３１は上位のアドレスで初期デ
ータの読み出しを示し下位のアドレスで、前記のポイン
ターに対して読み込みサイクルを行い、ｘ　＝　６　、
　ｙ　＝　２０　、フラグ＝○を知る。

文字の描画位置をたとえば！Ｓ：１００゜７Ｓ　＝　１
００とすると、ＣＰＵ３１は加算を行い、ｘＯ＝１０５
．ｙｓ＝１２０を、描画開始点の絶対座標としてデータ
をデータバス１にのせる。描画開始点の絶対座標の場合
のアドレスをデコードして、アドレスデコーダ回路３７
は、制御信号１７よシマルチプレク￥−３を制御する。

これによりデータバス１のデータは、バッファー２を介
して描画開始位置を記憶するラッチ４へ伝わり、その時
間を保償して、アドレスデコーダ回路３７は、制御信号
１８によりラッチ４に取り込ませる。

ここでＣＰＵ３１はフラグを調べて、次のデータが描画
命令であることを知る。（移動命令の場合は、ここでは
フラグ＝１とする。）次に上位のアドレスで、描画終了
点であることを示して、下位のアドレスで、次のデータ
のポインターを示して、メモリー３２に対して読み出し
サイクルを行う。アドレスデコーダー回路３７はメモリ
ー３２に、データをデータバス１にのせさせ、データの
確定時間を保償して、描画終了点の相対座標Δｘ＝１５
．Δｙ＝ｏをラッチ６に取りこませ、かつＣＰＵにも同
じデータ（フラグ＝ｏ、Δ！＝１５゜Δｙ＝ｏ）が読み
込まれるとＣＰＵ３１の読み出しサイクルを終了させる
。

また、ＡＬＵｓ　、９はΔＩ、Δｙの絶対値をとり、コ
ンパレータ１ｏはＩΔ！１と１Δｙｌの比較を行いその
出力からマルチプレクサ−１１は大きい方をマルチプレ
クサ−１２は小さい方をそれぞれ出力する。

ラッチ１３は、ＤＤＡ３４が演算するのに必要な値を記
憶するラッチであり、得られる値は従来の方法で説明し
たものと全く同じである。

制御信号２１は、終点の相対座標をとシこんでからの演
算時間を保償している。制御信号２２は、ＤＤＡ３４が
演算終了を保償している。ともに終了していれば、ラッ
チ１３はデータをとりこみ、ＤＤＡは演算を始める。

６．７は開始点のＩ、ｙ座標に相対座標ΔＸ、Δｙをそ
れぞれ加算して終了点の座標を計算するＡＬＵであり、
ラッチ１３にデータを取りこんだあと、ラッチ４に描画
終了点の座標をとりこむ。

ＣＰＵ５１はこの間にフラグをチエツクし次の命令も描
画命令であることがわかるので、前述と同じサイクルを
行う。この間にＤＤＡは（１０５，１２０）から（１２
０，１２０）まで直線を点列としてフレームメモリー３
５に書く。ＣＰＵがフラグチエツクを行ううと、次の命
令が移動命令であることがわかる。

更に、次のサイクルで、ＣＰＵ３１は、上位のアドレス
で相対座標の移動であることを示して、次のポインター
を下位のアドレスで示して、メモリー３２に読み出しサ
イクルを行う。描画命令と同様にラッチ６とＣＰＵ３１
がそのデータを受は取るが、上位のアドレスをデコード
したデコード回路からは制御信号２１が動作しないため
、ラッチ１３は動作しないが、制御信号１８からの信号
で、ＡＬＵｅ、７を使って演算された終点の座標が、ラ
ッチ４に取りこまれる。この間に、ＤＤＡ３４は（１２
０゜１２０）から（１１９，１１２）まで直線をひく。

ＣＰＵ３１は同様にフラグのチエツクを行い次のデータ
が描画命令であることを知る。ラッチ１３に新しいデー
タがないので、ＤＤＡ３４は動作しない。

同様に次のサイクルを行い、ＣＰＵ３１は最初に覚えた
データ数から、６ア”の描画がデータが終了したことを
知り、次の命令を実行する。

ＤＤＡ３４は初期設定部の演算が終了してから（１１２
，１１４）から（１ｏｓ、１０４）に描画しごア”の描
画が終了する。

以上の様に、ＤＤＡ３４の初期設定部に描画開始位置を
相対座標でも移動でき、かつ、移動命令か、描画命令か
のフラグをデータの一つ前に設定することでグラフィッ
クディスプレイを管理しているＣＰＵ３１の描画データ
か、移動データかの判断を、初期設定部の演算とＤＤＡ
３４の演算とを同時に行うことができ、かつＣＰＵ３１
の書き込みサイクルが不要となるため、非常に高速な文
字パターンの描画を可能とすることができる。

発明の詳細 な説明したように、本発明によれば、拡大、回転の必要
のないベクトルデータのパターンに対して、高速な描画
が可能となり、グラフィックディスプレイをコンソール
モードや、ワードプロセッサーのデイスプレィとして用
いる場合などは特に高速な反応が得られ、その実用的効
果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のベクトル発生回路の
初期設定部のブロック図、第２図は同実施例におけるデ
ーター用メモリーのデーターの持ち方を”ア”を例に模
式的に表わした説明図、第３図はグラフィックディスプ
レイの文字パターン描画に必要な部分の構成図、第４図
は従来のベクトル発生回路の初期設定部のブロック図で
ある。 １・・・・・・システムバス、３１・・・・・・中央処
理演算装置（ＣＰＵ）、３２・・・・・・メモＩＪ−１
３３・・・・・・初期設定回路、３４・・・・・・ベク
トル発生回路（ＤＤＡ）、３６・・・・・・フレームメ
モリー、３θ・・・・・・陰極線管（ＣＲＴ　）。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 ５５．５＆、５７．！２３−　　Ａ　　Ｌ　Ｕ３９−　
コンパレーター ω、６７−　マル弁プレクナー 第４図

Claims (1)

【特許請求の範囲】
1. ラスタースキャン方式の点表示によるグラフィックディ
   スプレイ装置において、相対座標で表わされるパターン
   ベクトルデータと、描画か移動かを示すフラグデータと
   を格納したメモリーと、描画開始位置を絶対座標として
   格納する第１のレジスタと、描画または移動距離を格納
   する第２のレジスタと、前記描画開始位置と前記描画ま
   たは移動距離とを加算する加算器と、前記加算器の出力
   を新規描画開始位置として第１のレジスタに格納する手
   段と、ディジタル微分解析機への出力を格納する第３の
   レジスタの書きこみを制御する手段とを備えたことを特
   徴とするベクトル発生回路。