JPH0285977A - 閉領域塗りつぶし表示方法 - Google Patents

閉領域塗りつぶし表示方法

Info

Publication number
JPH0285977A
JPH0285977A JP13910789A JP13910789A JPH0285977A JP H0285977 A JPH0285977 A JP H0285977A JP 13910789 A JP13910789 A JP 13910789A JP 13910789 A JP13910789 A JP 13910789A JP H0285977 A JPH0285977 A JP H0285977A
Authority
JP
Japan
Prior art keywords
coordinate
data
vector
sign bit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13910789A
Other languages
English (en)
Other versions
JP2698170B2 (ja
Inventor
Kazuhiko Tanimura
谷村 一彦
Hajime Iwasaki
岩崎 一
Shinji Takashima
伸次 高嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Publication of JPH0285977A publication Critical patent/JPH0285977A/ja
Application granted granted Critical
Publication of JP2698170B2 publication Critical patent/JP2698170B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフィックディスプレイとかCAD(コン
ピュータ支援設計)等の分野において、ディスプレイ面
上で任意所望の形をした閉曲線を描き、その内部である
閉領域を塗りつぶして表示することが必要になる場合が
あるが、かかる場合の閉領域塗りつぶし表示方法に関す
るものである。
〔従来の技術〕
第3図は、ディスプレイ面上で成る任意、所望の閉曲線
を描き、その内部に塗りつぶしを行う場合の従来方式に
よる描画処理の過程を示した説明図である。
第3図(イ)に見られるように、始点(XO。
YO)のデータが与えられ、続いて所望の閉曲線を描(
に必要なデータが順次与えられると、それに従って先ず
閉曲線の描画が行われ、描画された閉曲線を示す描画デ
ータが図示せざる描画メモリに書き込まれる。
このようにして閉曲線の描画が終了すると、今度は第3
図(ロ)に見られるように、始点(XO。
YO)からX軸方向に沿って1ドツトづつ描画してゆく
描画処理(塗りつぶし処理)が行われる。
図では、始点(XO、YO)から始まって座標位置(X
p 、 YO)にまで達した状態を示している。
この1ドツトづつ描画してゆ(限度は、閉曲線の境界に
突き当たるときまでであるが、閉曲線の境界は描画メモ
リを読み出すことにより知ることができる。従って1ド
ツト描画する毎に、次に描画すべきドツトのX座標を描
画メモリから読み出して得た境界と比較し、その境界を
超えないことを確認しながら描画してゆくわけである。
こうして始点のY座標位置についての塗りつぶし処理が
終了したら、今度は第3図(ハ)に見られるように、Y
座標位置を上方又は下方に一つだけずらし、同様に塗り
つぶし処理を行ってゆき、Y座標方向に塗りつぶす領域
がなくなったら第3図(ニ)に見られるように、塗りつ
ぶし処理終了となる。
〔発明が解決しようとする課題〕
上記従来の方式においては、任意所望の一つの図形の塗
りつぶしを行うのに、閉曲線の描画処理と、その終了後
に行う塗りつぶし処理と、2つの処理が必要であり、し
かも塗りつぶし処理においては、1ドツト塗りつぶす毎
に、閉曲線の境界との比較操作を行うため、図形の塗り
つぶしが完了するまでに、時間がかかるという欠点があ
った。
本発明の目的は、かかる塗りつぶしに要する時間を短縮
して効率の良い図形の塗りつぶしを可能にする閉領域塗
りつぶし表示方法を提供することにある。
〔課題を解決するための手段〕
そこで本発明では、X座標、Y座標で与えられる描画デ
ータに従ってディスプレイ面上に閉曲線を描くと共に、
その内部である閉領域を特定のカラーに塗りつぶして表
示する閉領域塗りつぶし表示方法において、描画データ
を構成するX座標、X座標のうち、X座標ならX座標を
アドレスとしてX座標及びサインビットを書き込むメモ
リを用意しておき、これを利用して、閉曲線の描画処理
と塗りつぶし処理とを別個に行うのではなり、−体化し
て行うようにした。
〔作用〕
第4図を参照して本発明の動作原理の説明と併せて作用
も説明する。
第4図において、3が上述のメモリであり、以下これを
ラインメモリと呼ぶ。11はディスプレイ面上に描画さ
れる任意所望の図形である。
ラインメモリ3は、ディスプレイ面上で描画可能な領域
の採り得る全X座標と1対1に対応するアドレス空間を
持つメモリである。図から分かるように、ラインメモリ
3においては、ディスプレイ面の描画可能領域における
X座標をアドレスとして、そのアドレスに対応するそれ
ぞれの領域(欄)に、X座標とサインビット(lかO)
を格納するようになっている。最初は、X座標を格納す
る欄もサインビットを格納する欄もすべて零クリアして
おく。
ディスプレイ面上の描画可能領域に、図形11を描画し
てその内部を塗りつぶすものとする。
最初に該図形11の始点データ(XO、YO)が与えら
れると、そのディスプレイ面における描画が図示せざる
CPUにより行われるが、それと共に、CPUは、ライ
ンメモリ3のアドレスYOを参照して、そこのサインビ
ットの格納欄に0が格納されていることを知ると、そこ
に1を書き込み、かつX座標の欄にxOを書き込む。
同様にして、次に描画データ(Xp 、 Yp )が与
えられると、ディスプレイ面におけるその描画が行われ
、それと共に、CPUは、ラインメモリ3のアドレスY
pを参照して、そこのサインビットの格納欄に0が格納
されていることを知り、そこに1を書き込み、かつX座
標の欄にXpを書き込む。
このようにして、図形11の中では一番下位の位置(X
L、YL)、つまりX座標の値が最小となる位置にきた
とする。このときも全く同様に、ラインメモリ3におい
てはそのアドレスYLに対応したサインビットの欄に1
が書き込まれ、X座標の欄にXしか書き込まれる。
次に、このX座標の値が最小となる位置(XL 。
YL )を過ぎて上昇に転じると、今度は与えられる描
画データのX座標は、前に一度与えられた描画データの
X座標と同じ値のものになる。例えばX座標の値が最小
となる位置(XL 、 YL )を過ぎて上昇に転じた
後の成る点(XQ 、 Yp )を見れば分かるように
、これは位置(Xp、Yp)のX座標と同じX座標値を
採っている。
このときCPtJはラインメモリ3のアドレスYpを参
照すると、そこのサインビットの欄には既に1が書き込
まれていることが分かる。するとCPUは、位置(XQ
、Yp)の描画処理を行うと共に、ラインメモリ3から
アドレスYρにそれまで格納されていたX座標xpを読
み出し、位1f(Xp。
Yp )と位置(XQ 、 Yp )との間で塗りつぶ
し処理(この間はX座標はypと一定でX座標のみXp
からXQまで変化するのでその間のドツトを全てlなら
lに転じる)を行う。
塗りつぶし処理が済んだら次の描画データを受けてその
処理に進む。このようにしてラインメモリ3を利用する
ことにより、任意所望の図形11を描画しながら、その
描画が終了した時点では閉領域の塗りつぶし処理も終了
していることになる。
[実施例] 第1図は本発明による塗りつぶし処理を実行する塗りつ
ぶし回路の構成を示すブロック図である。
同図において、1はCPUl0から描画すべき曲線のX
座標始点データを貰つて描画X座標を発生する描画X座
標発生回路、2は同様にCPUl0から描画すべき曲線
のX座標始点データを貰って描画X座標を発生する描画
X座標発生回路、3はラインメモリ(第4図を参照して
先に説明した)、4はCPUl0からの指令により、描
画方向の制御B信号を描画X座標発生回路1と描画X座
標発生回路2に送って、それぞれ始点データ以後の描画
データの座標を発生せしめるラインメモリアドレスデー
タ制御回路、5はコンパレータ、6はラインメモリ制御
回路、7はサインビット制御回路、8はラインメモリ入
力データレジスタ、9はラッチ、である。
第2図は、第1図に示した塗りつぶし回路の動作の流れ
を示すフローチャートである。同チャートは(a)〜(
n)の処理から成っている。
以下、第1図、第2図、第4図を参照して本発明による
塗りつぶし処理の動作を説明する。
先ず第2図(a)に見られるように、CPU 10から
の指令によりラインメモリ制御回路6はラインメモリ3
を零クリアする。即ち各アドレス対応に設けられている
X座標データの欄とサインビットデータの欄を全て0に
クリアする。
次いで第2図(b)に見られるように、CPU10から
初期値(XO、YO)が描画X座標発生回路1と描画X
座標発生回路2に与えられ、以下CP[Jloの指令に
よるラインメモリアドレスデータ制御回路4の制御の下
に、描画X座標発生回路1と描画X座標発生回路2が、
描画すべき曲線に沿ったX座標、X座標を発生するが、
その度に、その座標はX座標ならYQとして、X座標な
らXQとしてCPUl0に戻され、CPUl0は第2図
(c)に見られるように描画処理を図示せざるディスプ
レイ面で行ってゆく。
始点(XO、YO)なら始点(XO、YO)の描画が第
2図の処理(C)において終了すると次に処理(d)に
進む。処理(d)では、今回のY座標データYOと前回
のY座標データYpを比較して両者が等しかったとする
と、描画はX座標方向に進んでいると判断し、処理(e
)に進むことなく処理(c)に戻って描画を続ける。
処理(d)において、今回のY座標データYOと前回の
Y座標データYρが同じでなかったとすると、処理(e
)に進み、今回のY座標データYQをアドレスとしてラ
インメモリ3のサインビットの欄を参照することが行わ
れる。
第1図では、上記の比較はコンパレータ5において行わ
れ、その結果が同じならラインメモリ3のサインビット
の欄の参照を行わず、同じでないならサインビットの欄
の参照を行うようにラインメモリ制御回路6を制御する
わけである。
ラインメモリ3のサインビットの欄が参照され、その中
のデータがサインビット制御回路7に取り込まれ、第2
図(f)の判定処理が行われる。その結果、サインビッ
トが0であれば、そのことをCPUl0に知らせ、CP
Ul0はラインメモリ制御回路6を機能させて、ライン
メモリ3のX座標データの欄にその時のX座標データx
pならXpをゲートGを開いて書き込み、かつサインビ
ットデータの欄に1を書き込む(第2図の処理(g)(
h))。そして処理(c)に戻り、次の座標データによ
る描画処理に移行する。
サインビット制御回路7における第2図(f)の判定処
理の結果、サインビットが1であれば、そのことを知ら
されたCPUl0は、ラインメモリ制御回路6を制御し
てラインメモリ3のX座標データの憫に格納されていた
X座標データXpならxpを読み出し、ラインメモリ入
力データレジスタ8にラッチする。そしてそのときのX
座標はアドレスとして既知であるから、現在の描画座標
(X口、YQ)とラインメモリ3から読み出して得た座
標(Xp 、  YQ )との間を塗りつぶし処理をす
る(第2図の処理(i)、 (f) )。
その後CPUl0は、ラインメモリ制御回路6を制御し
てラインメモリ3の当該アドレスに対応したX座標デー
タの欄をクリアすると共にサインビットデータの欄も0
にクリアする(第2図の処理(j)、 (k) )。
以下、CPUl0は、第2図の処理(mL (n)を実
行して描画終了(曲線の描画終了と共に塗りつぶしも終
了)に至るか、そうでなければまた処理(c)に戻る。
上述の実施例を総括すると、次の如くである。
先ず、ラインメモリと呼ぶグラフィックメモリのX座標
に対応するだけの容量を持つメモリを用意しておき、図
形を描画する場合、任意のX座標に対して2n−1(n
=1.2.3・・・)回目(つまり奇数回目)の描画で
現描画X座標とサインビットを呼ぶビットを現描画Y座
標に対応したアドレスでラインメモリに格納する。
次に任意のY座標に対して2n (n−1,2゜3・・
・)回目(つまり偶数回目)の描画(前述のサインビッ
トが1“の時2n回目の描画と判断)で、ラインメモリ
に格納しておいたX座標と現描画X、Y座標をもとに2
点間を結ぶ水平な線を、その線上にあるグラフィックメ
モリのデータと塗りつぶしのデータの排他的論理和によ
る演算を行いながら描画する。
ここで任意図形をベクトルの連続で描画するものとした
とき、その各ベクトルの端点等でのラインメモリの操作
(X座標を格納し、サインビットを“1”にする)は次
の通りである。
ベクトルの開始点では第5図(イ)に見られるようにラ
インメモリを操作しない。開始点に続く次の点からライ
ンメモリを操作し、ベクトルの終了点では、やはり、第
5図(ロ)に見られるようにラインメモリを操作する。
Y座標が一定である限りラインメモリは操作せず、Y座
標が変化して始めて、第5図(ハ)に見られるように、
ラインメモリを操作する。
その結果、次のような不都合が生じることがある。
くその1〉第6図(イ)のような図形の場合、点A、B
、Dが同一水平線上にあると、結んではいけない点B、
D間を結んでしまう。その理由はこうである。
上記実施例ではラインメモリの操作については、点Bで
は、それまでY座標が一定であったから、操作は行われ
ない。そしてここで、点0.A間の描画の際に点Aでの
Y座標に対応するラインメモリが操作されてサインビッ
トは立っている状態であるため、点C,D間を描画する
際、点りに至ったところで、点B、 D間(実際は点A
、 D間)を結んでしまう。
くその2〉第6図(ロ)のような図形の場合、結んでは
ならない点B、D間を結んでしまい、結んで塗りつぶさ
なければならなら点C,E間を結ばない。その理由はこ
うである。
点B、D間については、上記実施例のラインメモリ操作
では、点0.A間を描画した際に点BのY座標に対する
ラインメモリが操作され、サインビットが“1゛′とな
り、点C,D間を描画する際点りに至ったところで点B
、D間を結んでしまう。
点C,E間については、点B、C間を描画する際点Cに
至ったところで点A、C間を結び、このY座標に対する
ラインメモリ内のサインビットはクリアされて“0”と
なる。そのため点り、F間を描画する際、点E上に至っ
ても点C,E間は結ばれない(塗りつぶされない)こと
になる。
上記不都合を解消するサインビット操作を以下に説明す
る。
まず、各ベクトルを描画した際にその方向を保存してお
き、そのベクトル描画の直前のベクトル(水平ベクトル
は除く)の方向と比較し、第7図(イ)に示すようにベ
クトルのY座標方向の変位が逆転した時には、そのベク
トルの開始点のY座標に対するラインメモリのサインビ
ットを、それがそれまで“1パの時はII OIIに、
“0″の時は“1”に、と反転させる。
これにより第6図(ロ)において、点BではそのY座標
に対するラインメモリのサインビットは反転してクリア
され“′0゛となり、点Cでは逆にそのY座標に対する
ラインメモリのサインビットは、“0”であるべき所が
反転してセットされI 11となるため、点C,D間を
描画する際に、点りに至ったところで点B、D間を結ん
でしまうことはなく、点り、F間を描画する際、点已に
至ったところで点C,E間を結ばないということもなく
なる。
以上の操作に加えて、描画しようとするベクトルが第7
図(ロ)のように、Y=a (aは定数)即ち、Y座標
が一定な水平ベクトルである場合には、ラインメモリに
対する操作は全く行わず、またベクトル方向の保存も行
わないようにする。前述のサインビットを反転するとこ
ろで°“水平ベクトルは除<°とあるのはこのためであ
る。
これにより第6図(イ)で点B、C間を描画する際、保
存されているベクトル方向は点0.A間のものであり、
それと比較するとY座標方向は逆転しているため、点B
のY座標部ち点AのY座標に対するラインメモリのサイ
ンビットは反転し“0”となる。
よって、点C,D間を描画する際に点りに至ったところ
で点B、D間を結んでしまうことはなくなる。しかしこ
こでサインビットを反転する場合に次に掲げる2つの問
題が新たに発生する。
く問題点1〉 第8図(イ)に示すように点O1α間つまり任意図形の
描画開始点Oと、X座標はO,Y座標は描画開始点と同
じである点αとを結んでしまう場合がある。その理由は
こうである。
ベクトルのY座標方向への変位が逆転したかどうかの判
断をその直前に描かれたベクトルのY座標方向と比較し
行っているため、任意図形の第1番目のベクトルの描画
の際は、直前のベクトルのY座標が不定であるため(本
来は、第1番目であるから直前のベトクルは存在しない
筈であるが、実際にはそうはいかず、不定となる)、偶
然に同方向の場合にはこの問題は発生しないが、逆方向
であった場合には描画開始点のY座標に対応するライン
メモリのサインビットを反転することになる。ラインメ
モリは図形描画の前に0クリアされているため、この時
サインビットは“0”であり、反転することにより“1
パとなる。
この結果、任意図形の描画開始点のY座標に対するライ
ンメモリ内はサインビット1.X座標は0となる。そし
て任意図形の最終ベクトル、第8図(イ)では点B、O
間のベクトルを描画する際、点0に至ったところで同図
に示す通り点0.α間を結んでしまう。
ここで任意図形の第1番目のベクトルのY座標方向の変
位を判断する時、直前のベクトルのものと比較するので
はなく、第1番目のベクトルの場合には、比較するY座
標方向を一定の値にしておいたとしても、任意図形の第
1番目のベクトルが描画される方向を特定するのは不可
能であるため、設定しておいた方向と同方向のベクトル
である場合は良いが、逆方向であった場合には問題とな
る現象を生じてしまうことになり、結局直前のベクトル
のものと比較するのと変わりなく、何ら解決にはならな
い。
く問題点2〉 第8図(ロ)に示すような図形を点0.C,B。
A、Oの順に描画した場合には問題ないが、同図のよう
に点0.A、B、C,Oの順に描画した場合には点O9
α間を結んでしまう。その理由はこうである。
第1図、第2図を参照して述べた実施例では、ラインメ
モリの操作については点Aではラインメモリの操作は行
われない。次に点A、B間を描画する際、ベクトルのY
座標方向の変位は水平方向から下向きに変わっている。
この場合にY座標方向の変位は逆転したと判断するため
、点AのY座標に対するラインメモリのサインビットを
反転つまり“1″にすることになる。そして点0.0間
を描画する際に点0と点Aは同一水平線上にあり、この
2点に対するラインメモリは同一であるため、点Oに至
ったところでO9α間を結んでしまう。
二の2つの問題点を解決するために次の操作を行う。
まず、任意図形の描画開始点であることを判断するため
のフラグ(以下第1開始点フラグと呼ぶ)を設け、これ
を図形描画直前にセットしておき、ベクトル描画の際こ
のフラグがセットされているか否かを判断し、セットさ
れていればサインビットを反転しないようにすることに
よって問題点1は解決される。またこのフラグは判断後
原則としてクリアする。
次に第8図(ロ)で第1開始点フラグは原則によれば点
0.A間を描画する際にセットされているかいないかの
判断後クリアされることになるわけであるが、同図のよ
うに描画開始点からの第1番目のベクトル(点0.A間
のベクトル)がY=a(aは定数)であるベクトル、す
なわち水平なベクトルの場合には第1開始点フラグがセ
ットされているか否か判断後もクリアせず、またその次
のベクトルが同様に水平なベクトルであった場合にもク
リアしない、つまりは第1番目以後のべりトルが水平ベ
クトルである間は第1開始点フラグはセットしたままの
状態を保ち、水平でないベクトルが初めて現われた時、
そのベクトルを描画する際にこのフラグがセットされて
いるか否か判断後クリアする。
この操作を行うことによって第8図(ロ)において点A
、B間を描画する際、第1開始点フラグはセットされて
いるため点AのY座標に対するラインメモリのサインビ
ットが反転して“1″になることはなくなって、点0.
0間を描画した際点0に至っても点0.α間を結ぶこと
はなくなりこの問題も解決される。
これまで述べてきた操作を全て、任意図形の各ベクトル
描画時に行い、それと併せて先の実施例(第1図、第2
図)におけるサインビット検出による塗りつぶしを行う
ことによって、あらゆる図形の正確な塗りつぶしを実現
している。
以上説明した如きサインビットの操作の制御フローをま
とめて第9図に示す。
第9図は、図示の如く、ステップ81〜ステンプ311
から成っているが、これについては改めて説明するまで
もないであろう。
またかかる動作の流れはCPUにおけるソフトウェアで
容易に実現することができる。
〔発明の効果] 第10図は本発明による塗りつぶし処理の過程を示す説
明図である。第10図(イ)において、始点(XO、Y
O)から描画が開始されるが、本発明によれば、1ドツ
トづつ行われる描画がY座標ならY座標方向の最下位(
xt、 、 YL )に達し、そこから上方向に転じた
時点から、1ドツトづつのY座標方向への描画に伴って
所要区間の塗りつぶしが行われるので、図形描画は第1
0図(ロ)のように進行し、曲線tit画が終了した時
点では、第10図(ハ)のように塗りつぶしも正確に終
了するので1回の処理で図形描画が完了する。しかも従
来の描画処理のように、描画メモリに書き込んでおいた
データをドツト毎に読み出して現描画データと比較する
手間が不要になるので塗りつぶし描画処理が高速化され
るという利点がある。
【図面の簡単な説明】
第1図は本発明による塗りつぶし処理を実行する塗りつ
ぶし回路の構成を示すブロック図、第2図は第1図に示
した塗りつぶし回路の動作の流れを示すフローチャート
、第3図は塗りつぶしを行う場合の従来方式による描画
処理の過程を示した説明図、第4図は本発明の動作原理
の説明図、第5図はサインビットの操作説明図、第6図
はサインビットの操作無しで本発明を実施した場合に起
こり得る不都合の説明図、第7図はす゛インピットの操
作の態様の説明図、第8図はサインビットの操作無しで
本発明を実施した場合に起こり得る他の不都合の説明図
、第9図は本発明によるサインビットの操作の制御フロ
ーを示すチャート、第10図は本発明による塗りつぶし
処理の過程を示す説明図、である。 符号の説明 1・・・描画Y座標発生回路、2・・・描画X座標発生
回路、3・・・ラインメモリ、4・・・ラインメモリア
ドレスデータ制御回路、5・・・コンパレータ、6・・
・ラインメモリ制御回路、7・・・サインビット制?i
lQ路、8・・・ラインメモリ入力データレジスタ、9
・・・ラッチ、10・・・CPU、11・・・図形。 代理人 弁理士 並 木 昭 夫

Claims (1)

  1. 【特許請求の範囲】 1)X座標、Y座標で与えられる描画データに従ってデ
    ィスプレイ面上に閉曲線を描くと共に、その内部である
    閉領域を特定のカラーに塗りつぶして表示する閉領域塗
    りつぶし表示方法において、描画データを構成するX座
    標、Y座標のうち、Y座標ならY座標をアドレスとして
    X座標及びサインビットを書き込むメモリを用意してお
    き、先ず該メモリのX座標を書き込む欄とサインビット
    を書き込む欄をすべて零クリアしておき、前記閉曲線の
    始点データとしての描画データが与えられたら、その描
    画処理を行う傍ら、該始点データのY座標をアドレスと
    する前記メモリのサインビット欄を見て、そこに1が立
    っていなければ、X座標欄にX座標を書き込むと共にサ
    インビット欄に1を立てた後、次の描画データを受けて
    その処理に進み、 始点データのY座標をアドレスとする前記メモリのサイ
    ンビット欄を見て、そこに1が立っていれば、X座標欄
    に既に書き込まれていたX座標を読み出すと共に、その
    読み出したX座標と、今書き込もうとしていた始点デー
    タのX座標と、を用いて両X座標間(その間、Y座標は
    一定)の塗りつぶし処理に移行して、その終了後、次の
    描画データを受けてその処理に進み、 以下、同様にして、始点データから出発して始点データ
    に戻り、閉曲線が描画された時点でその内部である閉領
    域の塗りつぶし処理も終了するようにしたことを特徴と
    する閉領域塗りつぶし表示方法。 2)請求項1に記載の閉領域塗りつぶし表示方法におい
    て、始点データから発して始点データに戻る前記閉曲線
    をベクトルの連続により表示するものとし、 [1]各ベクトル(Y座標値が一定である水平ベクトル
    を除く)を描画処理する際、その描画処理したベクトル
    の方向を保存しておき、該ベクトル描画の直前のベクト
    ル(Y座標値が一定である水平ベクトルを除く)の方向
    と比較し、Y座標の描画方向の逆転が起きたと判断され
    るとき、その描画処理したベクトルの開始点のY座標デ
    ータに対する前記ラインメモリのサインビットを、それ
    がそれまで1であれば0に、0であれば1に、それぞれ
    反転し、 [2]前記閉曲線の描画開始点においては、そのことを
    示すための特別のフラグ・ビットを予め用意して該ビッ
    トをセットしておき、ベクトル描画の際、該ベクトルの
    始点に対応する前記特別のフラグ・ビットを見て、それ
    がセットされていると判断すれば、前記[1]の反転処
    理が必要な場合であってもこれを実行せず、そしてその
    判断を行った後、前記特別のフラグ・ビットを原則とし
    てクリアするが、 [3]但し、前記閉曲線の描画開始点からの第1番目の
    描画ベクトルと、それに続く描画ベクトルが水平ベクト
    ルである間は、前記[2]の処理における特別のフラグ
    ・ビットのセットされていることの判断後も、該特別の
    フラグ・ビットのクリアを行わず、水平でないベクトル
    が現れたとき、前記所要の判断の後に前記特別のフラグ
    ・ビットのクリアを行うことを特徴とする閉領域塗りつ
    ぶし表示方法。
JP1139107A 1988-06-23 1989-06-02 閉領域塗りつぶし表示方法 Expired - Lifetime JP2698170B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-153523 1988-06-23
JP15352388 1988-06-23

Publications (2)

Publication Number Publication Date
JPH0285977A true JPH0285977A (ja) 1990-03-27
JP2698170B2 JP2698170B2 (ja) 1998-01-19

Family

ID=15564394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1139107A Expired - Lifetime JP2698170B2 (ja) 1988-06-23 1989-06-02 閉領域塗りつぶし表示方法

Country Status (1)

Country Link
JP (1) JP2698170B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041351A (ko) * 2001-11-19 2003-05-27 위니아만도 주식회사 김치저장고 저장실의 온도편차 감소를 위한 금속 전열판구조
KR100442801B1 (ko) * 2002-04-01 2004-08-04 위니아만도 주식회사 김치냉장고의 냉각구조
KR100443933B1 (ko) * 2002-06-07 2004-08-11 위니아만도 주식회사 김치냉장고의 냉각구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150989A (ja) * 1987-12-08 1989-06-13 Matsushita Electric Ind Co Ltd 図形表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150989A (ja) * 1987-12-08 1989-06-13 Matsushita Electric Ind Co Ltd 図形表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041351A (ko) * 2001-11-19 2003-05-27 위니아만도 주식회사 김치저장고 저장실의 온도편차 감소를 위한 금속 전열판구조
KR100442801B1 (ko) * 2002-04-01 2004-08-04 위니아만도 주식회사 김치냉장고의 냉각구조
KR100443933B1 (ko) * 2002-06-07 2004-08-11 위니아만도 주식회사 김치냉장고의 냉각구조

Also Published As

Publication number Publication date
JP2698170B2 (ja) 1998-01-19

Similar Documents

Publication Publication Date Title
JP2541539B2 (ja) 図形処理装置
JPS60239796A (ja) デイスプレイメモリ中のデータを変更する回路と方法
JPH0785269B2 (ja) 画像表示方法および装置
EP0416421B1 (en) A clipping processor
US5020002A (en) Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system
JPH0285977A (ja) 閉領域塗りつぶし表示方法
JPH07118024B2 (ja) パターンデータ生成方式
JPS6155677B2 (ja)
JPS5971564A (ja) 画像デ−タメモリ制御方式
JP3305395B2 (ja) 図形分割装置
JPS642953B2 (ja)
JPH11203486A (ja) 半透明オブジェクトの表示方法及び、これを用いる画像表示装置
JP3139805B2 (ja) 画像処理方法及びその装置
JPS5882296A (ja) ドツトマトリクス表示方式
JP2656754B2 (ja) 画像データ処理装置及びそれを用いたシステム
JPH01223580A (ja) 三次元図形表示方法
JPH05189203A (ja) ソーティング装置
JPH02270082A (ja) 比較を行い信号を発生する装置およびその方法
KR850008015A (ko) 도형 처리장치
JPH07109549B2 (ja) グラフィックプロセッサ
JPH01175087A (ja) 画像表示装置
JPS61159688A (ja) Crtディスプレイ装置の3次元カ−ソル表示回路
JPH06168337A (ja) 塗り潰し処理方法
JPH02207383A (ja) 図形塗りつぶし装置
JPH01592A (ja) ベクトル発生回路