JPH0167743U - - Google Patents
Info
- Publication number
- JPH0167743U JPH0167743U JP1987162769U JP16276987U JPH0167743U JP H0167743 U JPH0167743 U JP H0167743U JP 1987162769 U JP1987162769 U JP 1987162769U JP 16276987 U JP16276987 U JP 16276987U JP H0167743 U JPH0167743 U JP H0167743U
- Authority
- JP
- Japan
- Prior art keywords
- pad
- metal layer
- conductive path
- container
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第１図ａ，ｂは本考案の第１の実施例を示す平
面図及びＡ部拡大図、第２図は本考案の第２の実
施例の主要部を示す平面図、第３図は従来の集積
回路用パツケージの一例を示す平面図である。 １……容器、２……半導体チツプ、３……ボン
デイング用パツド、４……パツド、５，６……ワ
イヤ、７……パツド、８……導通路。
面図及びＡ部拡大図、第２図は本考案の第２の実
施例の主要部を示す平面図、第３図は従来の集積
回路用パツケージの一例を示す平面図である。 １……容器、２……半導体チツプ、３……ボン
デイング用パツド、４……パツド、５，６……ワ
イヤ、７……パツド、８……導通路。
Claims (1)
- セラミツク製の容器と、該容器の中央部に設け
られた半導体チツプ固着用金属層と、該金属層の
周囲に設けられたボンデイング用パツドと、前記
容器に取付けられた外部引出し用リード線と、該
リード線と前記パツドとを接続する導通路とを有
する集積回路用パツケージにおいて、前記金属層
の辺に沿う方向の前記パツド寸法が前記導通路よ
り大きく設定され、かつ隣のパツドまたは導通路
と接触しない間隔で少なくとも二列をなして形成
されていることを特徴とする集積回路用パツケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987162769U JPH0167743U (ja) | 1987-10-23 | 1987-10-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987162769U JPH0167743U (ja) | 1987-10-23 | 1987-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0167743U true JPH0167743U (ja) | 1989-05-01 |
Family
ID=31446896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987162769U Pending JPH0167743U (ja) | 1987-10-23 | 1987-10-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0167743U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372640A (ja) * | 1989-08-11 | 1991-03-27 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-10-23 JP JP1987162769U patent/JPH0167743U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372640A (ja) * | 1989-08-11 | 1991-03-27 | Fujitsu Ltd | 半導体装置 |