JPH018029Y2 - - Google Patents
Info
- Publication number
- JPH018029Y2 JPH018029Y2 JP5075884U JP5075884U JPH018029Y2 JP H018029 Y2 JPH018029 Y2 JP H018029Y2 JP 5075884 U JP5075884 U JP 5075884U JP 5075884 U JP5075884 U JP 5075884U JP H018029 Y2 JPH018029 Y2 JP H018029Y2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch
- transmitter
- output signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Landscapes
- Transmitters (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は送信機の送信動作をオン・オフ制御す
るための送信制御回路に関する。
るための送信制御回路に関する。
（従来技術）
一般に、無線通信機の送受切り換えはPTT
（Push−TO−TALK）スイツチによつて行なわ
れているが、通常、このPTTスイツチにはアン
ロツク型のものが用いられており、送信が長時間
に亘る場合にはその間押し続けていなければなら
ないという欠点があつた。
（Push−TO−TALK）スイツチによつて行なわ
れているが、通常、このPTTスイツチにはアン
ロツク型のものが用いられており、送信が長時間
に亘る場合にはその間押し続けていなければなら
ないという欠点があつた。
そこで、このPTTスイツチを機械的にロツク
することができるようにしたものも提供されてい
るが、この型式のものにおいては別にロツク用釦
を設ける必要があるため不体裁となり、また、ロ
ツク時に発生する衝撃音が送信されてしまうとい
う問題があつた。
することができるようにしたものも提供されてい
るが、この型式のものにおいては別にロツク用釦
を設ける必要があるため不体裁となり、また、ロ
ツク時に発生する衝撃音が送信されてしまうとい
う問題があつた。
（考案の目的）
本考案は上記した点に鑑みてなされたものであ
り、その目的は、一つの押し釦でロツク・アンロ
ツクを任意に選択して送信制御することができ、
衝撃音等も発生しないようにした送信制御回路を
提供することにある。
り、その目的は、一つの押し釦でロツク・アンロ
ツクを任意に選択して送信制御することができ、
衝撃音等も発生しないようにした送信制御回路を
提供することにある。
（考案の構成）
本考案に係る送信制御回路は、
押圧力に応じて段階的にオンオフする第１およ
び第２のスイツチと、前記第１のスイツチのオン
オフにより第１および第２の電位を発生する第１
の電位発生手段と、前記第１の電位により送信機
の送信動作をオンし、前記第２の電位により送信
機の送信動作をオフにする出力信号を発生する第
１の回路手段と、前記第２のスイツチのオンオフ
により異なる電位を発生する第２の電位発生手段
と、前記第２の電位発生手段の所定電位を一定時
間保持する保持手段と、保持された前記所定電位
により送信機の送信動作をオンにする出力信号を
発生する第２の回路手段を有し、前記第１の回路
手段の出力信号と前記第２の回路手段の出力信号
を加算することにより、前記第１の電位発生手段
の電位が前記第２の電位になつても送信機の送信
動作をオンに保持する第２の回路手段を有してな
ることを特徴とする。
び第２のスイツチと、前記第１のスイツチのオン
オフにより第１および第２の電位を発生する第１
の電位発生手段と、前記第１の電位により送信機
の送信動作をオンし、前記第２の電位により送信
機の送信動作をオフにする出力信号を発生する第
１の回路手段と、前記第２のスイツチのオンオフ
により異なる電位を発生する第２の電位発生手段
と、前記第２の電位発生手段の所定電位を一定時
間保持する保持手段と、保持された前記所定電位
により送信機の送信動作をオンにする出力信号を
発生する第２の回路手段を有し、前記第１の回路
手段の出力信号と前記第２の回路手段の出力信号
を加算することにより、前記第１の電位発生手段
の電位が前記第２の電位になつても送信機の送信
動作をオンに保持する第２の回路手段を有してな
ることを特徴とする。
（実施例）
本考案に係る送信制御回路の実施例を図面に基
づいて説明する。
づいて説明する。
図中、S1及びS2は押釦１の押圧力に応じて段階
的にオン状態となる第１及び第２のスイツチを
夫々示し、スイツチS1が先にオン状態となるよう
に設定されている。Q1，Q2は夫々一方及び他方
のＳ，Ｒメカ付きＤ（デイレイ）形フリツプフロ
ツプ回路（以下単にＤ型フリツプフロツプ回路と
いう。）を示し、Ｓはセツトピン、CLはクロツク
ピン、Ｄはデータピン、Ｒはリセツトピン、Ｑ，
Ｑは出力ピンを示し、は反転出力ピンである。
上記第１のスイツチS1の一端はアースGNDに接
続されており、その他端はプルアツプ抵抗R1を
介して電源＋Ｂに接続されると共に一方のＤ形フ
リツプフロツプ回路Q1のインバータ機能を有す
る端子（実施例ではリセツトピンＲ）及び他方の
フリツプフロツプ回路Q2のクロツクピンCLに接
続されている。また、上記第２のスイツチS2の一
端は第２のスイツチと同様にアースGNDに接続
されており、その他端はプルアツプ抵抗R2を介
して電源＋Ｂに接続されると共にコンデンサＣを
介してアースGNDに接続され、さらに他方のＤ
形フリツプフロツプ回路Q2のデータ入力端子に
接続されている。D1，D2は加算回路としてのダ
イオードであつて、第１のＤ形フリツプフロツプ
回路Q1の出力ピンＱにそのアノードが接続され
たダイオードD1のカソードと、第２のＤ形フリ
ツプフロツプ回路Q2の反転出力ピンにそのア
ノードが接続されたダイオードD2のカソードと
が接続されており、その出力は抵抗R3を介して
トランジスタQ3のベースに入力されるようにな
つている。上記トランジスタQ3のエミツタはア
ースGNDされており、そのコレクタはマイクロ
コンピユータＭの送信端子Pxに接続されると共
に抵抗R4を介して電源＋Ｂに接続されている。
的にオン状態となる第１及び第２のスイツチを
夫々示し、スイツチS1が先にオン状態となるよう
に設定されている。Q1，Q2は夫々一方及び他方
のＳ，Ｒメカ付きＤ（デイレイ）形フリツプフロ
ツプ回路（以下単にＤ型フリツプフロツプ回路と
いう。）を示し、Ｓはセツトピン、CLはクロツク
ピン、Ｄはデータピン、Ｒはリセツトピン、Ｑ，
Ｑは出力ピンを示し、は反転出力ピンである。
上記第１のスイツチS1の一端はアースGNDに接
続されており、その他端はプルアツプ抵抗R1を
介して電源＋Ｂに接続されると共に一方のＤ形フ
リツプフロツプ回路Q1のインバータ機能を有す
る端子（実施例ではリセツトピンＲ）及び他方の
フリツプフロツプ回路Q2のクロツクピンCLに接
続されている。また、上記第２のスイツチS2の一
端は第２のスイツチと同様にアースGNDに接続
されており、その他端はプルアツプ抵抗R2を介
して電源＋Ｂに接続されると共にコンデンサＣを
介してアースGNDに接続され、さらに他方のＤ
形フリツプフロツプ回路Q2のデータ入力端子に
接続されている。D1，D2は加算回路としてのダ
イオードであつて、第１のＤ形フリツプフロツプ
回路Q1の出力ピンＱにそのアノードが接続され
たダイオードD1のカソードと、第２のＤ形フリ
ツプフロツプ回路Q2の反転出力ピンにそのア
ノードが接続されたダイオードD2のカソードと
が接続されており、その出力は抵抗R3を介して
トランジスタQ3のベースに入力されるようにな
つている。上記トランジスタQ3のエミツタはア
ースGNDされており、そのコレクタはマイクロ
コンピユータＭの送信端子Pxに接続されると共
に抵抗R4を介して電源＋Ｂに接続されている。
上記した構成においてその動作例を説明する。
周知のように上記Ｄ形フリツプフロツプ回路は第
２図に示す動作論理表に基づいて動作するが、そ
の特徴的なところは、クロツク（CL）入力のア
ツプエツジ（立上り）の瞬間におけるデータ入力
Ｄの状態が次のクロツクパルス入力のアツプエツ
ジ入力時まで記憶し続けられ、上記出力ピンＱの
出力値がこのレベルに常に設定されるという点に
ある。（第２図において、＊は“１”、“０”のど
ちらでも良いことを示す。） ここで、押釦１を軽く押し、第１のスイツチS1
だけをオン状態にすると抵抗R2によつてプルア
ツプ（高電位に設定）されていた端子、即ち、第
１のＤ形フリツプフロツプ回路Q1のリセツト端
子と第２のＤ形フリツプフロツプ回路Q2のクロ
ツク端子とがハイレベルＨからローレベルＬへと
変化する。これにより第１のＤ形フリツプフロツ
プ回路Q1の出力ピンＱはＬからＨへと変化し
（状態ｅ）、トランジスタQ3はオン状態となると
共にマイクロコンピユータＭからは送信部２を送
信状態に設定すべき信号Ｔが出力される。一方、
第２のＤ形フリツプフロツプ回路Q2の反転出力
Ｑは変化しないため（状態ｃ）、上記送信状態は
そのまま保持される。次に、押釦１を離して第１
のスイツチS1をオフにすると第１のＤ形フリツプ
フロツプ回路Q1は再度反転し（状態ｆ）、送信部
２はオフ状態となる。なお、その際第２のＤ形フ
リツプフロツプ回路Q2のクロツクピンCLには正
方向のクロツクパルスが印加されるが、データピ
ンＤがＨであるため反転出力ピンの出力は反転
しない（状態ｂ）。
周知のように上記Ｄ形フリツプフロツプ回路は第
２図に示す動作論理表に基づいて動作するが、そ
の特徴的なところは、クロツク（CL）入力のア
ツプエツジ（立上り）の瞬間におけるデータ入力
Ｄの状態が次のクロツクパルス入力のアツプエツ
ジ入力時まで記憶し続けられ、上記出力ピンＱの
出力値がこのレベルに常に設定されるという点に
ある。（第２図において、＊は“１”、“０”のど
ちらでも良いことを示す。） ここで、押釦１を軽く押し、第１のスイツチS1
だけをオン状態にすると抵抗R2によつてプルア
ツプ（高電位に設定）されていた端子、即ち、第
１のＤ形フリツプフロツプ回路Q1のリセツト端
子と第２のＤ形フリツプフロツプ回路Q2のクロ
ツク端子とがハイレベルＨからローレベルＬへと
変化する。これにより第１のＤ形フリツプフロツ
プ回路Q1の出力ピンＱはＬからＨへと変化し
（状態ｅ）、トランジスタQ3はオン状態となると
共にマイクロコンピユータＭからは送信部２を送
信状態に設定すべき信号Ｔが出力される。一方、
第２のＤ形フリツプフロツプ回路Q2の反転出力
Ｑは変化しないため（状態ｃ）、上記送信状態は
そのまま保持される。次に、押釦１を離して第１
のスイツチS1をオフにすると第１のＤ形フリツプ
フロツプ回路Q1は再度反転し（状態ｆ）、送信部
２はオフ状態となる。なお、その際第２のＤ形フ
リツプフロツプ回路Q2のクロツクピンCLには正
方向のクロツクパルスが印加されるが、データピ
ンＤがＨであるため反転出力ピンの出力は反転
しない（状態ｂ）。
このように第１のスイツチS1をオンオフする限
りにおいては一般的なアンロツクPTTスイツチ
と同様の動作をする。
りにおいては一般的なアンロツクPTTスイツチ
と同様の動作をする。
次に、押釦１を強く押圧して第１及び第２のス
イツチS1，S2を共にオン状態にすると第２のＤ形
フリツプフロツプ回路Q2のデータピンＤがＨか
らＬとなるが（状態ｃ）、このデータピンＤは仮
に第２のスイツチS2がオフ状態となつてもコンデ
ンサＣ及び抵抗R2により設定された時定数が経
過するまではＬ状態が維持される。次いで押釦１
を放して第１のスイツチS1をもオフにすると、こ
の時に発生する立上りパルスによつて第１のＤ形
フリツプフロツプ回路Q1の出力ピンＱは反転し
てＬとなるが（状態ｆ）、第２のＤ形フリツプフ
ロツプ回路Q2の反転出力ピンはＨ状態に反転
するため（状態ａ）、トランジスタQ3はオン状態
を続行し、第１のスイツチS1を再度オンオフする
まで送信状態が継続される。
イツチS1，S2を共にオン状態にすると第２のＤ形
フリツプフロツプ回路Q2のデータピンＤがＨか
らＬとなるが（状態ｃ）、このデータピンＤは仮
に第２のスイツチS2がオフ状態となつてもコンデ
ンサＣ及び抵抗R2により設定された時定数が経
過するまではＬ状態が維持される。次いで押釦１
を放して第１のスイツチS1をもオフにすると、こ
の時に発生する立上りパルスによつて第１のＤ形
フリツプフロツプ回路Q1の出力ピンＱは反転し
てＬとなるが（状態ｆ）、第２のＤ形フリツプフ
ロツプ回路Q2の反転出力ピンはＨ状態に反転
するため（状態ａ）、トランジスタQ3はオン状態
を続行し、第１のスイツチS1を再度オンオフする
まで送信状態が継続される。
このように押釦１を強く押圧した場合には押釦
１を放した後も送信状態を保持することができ、
一方、送信を停止する場合には押釦１を再度軽く
押して、第１のスイツチS1のみをオンオフさせ、
オフ時の立上がりパルスにより、第２のＤ形フリ
ツプフロツプ回路Q2の反転出力ピンＱを反転さ
せて（状態ｂ）、送信状態を解除することができ
るから操作性が頗る良好となるのは勿論、上記し
た動作を電子的に行なわせるものであるため従来
の機械式のもののような異音を発したりする虞も
ない。
１を放した後も送信状態を保持することができ、
一方、送信を停止する場合には押釦１を再度軽く
押して、第１のスイツチS1のみをオンオフさせ、
オフ時の立上がりパルスにより、第２のＤ形フリ
ツプフロツプ回路Q2の反転出力ピンＱを反転さ
せて（状態ｂ）、送信状態を解除することができ
るから操作性が頗る良好となるのは勿論、上記し
た動作を電子的に行なわせるものであるため従来
の機械式のもののような異音を発したりする虞も
ない。
（考案の効果）
本考案に係る送信制御回路によれば、送信用押
釦を軽く押すことにより一般的なPTT動作をさ
せることができるのは勿論、送信状態をロツクさ
せる際には送信用押釦を一時的に強圧するだけで
よく、また、この送信状態を解除する場合には送
信用押釦を再度軽く押すだけでよいため、操作性
が極めて良好である。しかも、上記したロツク動
作は電子的になされるものであるため、動作の際
に異音を発することはなく、雑音が送信されてし
まう虞もない等の優れた特長がある。
釦を軽く押すことにより一般的なPTT動作をさ
せることができるのは勿論、送信状態をロツクさ
せる際には送信用押釦を一時的に強圧するだけで
よく、また、この送信状態を解除する場合には送
信用押釦を再度軽く押すだけでよいため、操作性
が極めて良好である。しかも、上記したロツク動
作は電子的になされるものであるため、動作の際
に異音を発することはなく、雑音が送信されてし
まう虞もない等の優れた特長がある。
図面は本考案に係る送信制御回路の実施例を示
し、第１図はブロツク図、第２図はＤ形フリツプ
フロツプ回路の動作論理表である。 １：押釦、２：送信部、S1：第１のスイツチ、
S2：第２のスイツチ、Q1：一方のフリツプフロ
ツプ回路、Q2：他方のフリツプフロツプ回路、
D1，D2：加算回路としてのダイオード、Ｃ：コ
ンデンサ、R1，R2：プルアツプ抵抗、Ｒ：イン
バータ機能を有する端子としてのリセツト端子、
CL：クロツクピン、Ｄ：データピン。
し、第１図はブロツク図、第２図はＤ形フリツプ
フロツプ回路の動作論理表である。 １：押釦、２：送信部、S1：第１のスイツチ、
S2：第２のスイツチ、Q1：一方のフリツプフロ
ツプ回路、Q2：他方のフリツプフロツプ回路、
D1，D2：加算回路としてのダイオード、Ｃ：コ
ンデンサ、R1，R2：プルアツプ抵抗、Ｒ：イン
バータ機能を有する端子としてのリセツト端子、
CL：クロツクピン、Ｄ：データピン。
Claims (1)
- 押圧力に応じて段階的にオンオフする第１およ
び第２のスイツチと、前記第１のスイツチのオン
オフにより第１および第２の電位を発生する第１
の電位発生手段と、前記第１の電位により送信機
の送信動作をオンし、前記第２の電位により送信
機の送信動作をオフにする出力信号を発生する第
１の回路手段と、前記第２のスイツチのオンオフ
により異なる電位を発生する第２の電位発生手段
と、前記第２の電位発生手段の所定電位を一定時
間保持する保持手段と、保持された前記所定電位
により送信機の送信動作をオンにする出力信号を
発生する第２の回路手段を有し、前記第１の回路
手段の出力信号と前記第２の回路手段の出力信号
を加算することにより、前記第１の電位発生手段
の電位が前記第２の電位になつても送信機の送信
動作をオンに保持する第２の回路手段を有してな
ることを特徴とする送信制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5075884U JPS60163842U (ja) | 1984-04-09 | 1984-04-09 | 送信制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5075884U JPS60163842U (ja) | 1984-04-09 | 1984-04-09 | 送信制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60163842U JPS60163842U (ja) | 1985-10-31 |
| JPH018029Y2 true JPH018029Y2 (ja) | 1989-03-02 |
Family
ID=30569189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5075884U Granted JPS60163842U (ja) | 1984-04-09 | 1984-04-09 | 送信制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60163842U (ja) |
-
1984
- 1984-04-09 JP JP5075884U patent/JPS60163842U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60163842U (ja) | 1985-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2133073A (en) | A central locking system for a motor vehicle | |
| JPH018029Y2 (ja) | ||
| US4385204A (en) | Single button control | |
| US3668423A (en) | Logic circuit delay system comprising monostable means for providing different time delays for positive and negative transitions | |
| US4894557A (en) | Asyncronous edge-triggered RS flip-flop circuit | |
| US5969839A (en) | Optical communications device | |
| US3681622A (en) | Latching pulse generator including a monostable multivibrator | |
| US3890592A (en) | Contactless control system for volume control and power on-off control | |
| EP0488034A2 (en) | Sequential logic circuit having state hold circuits | |
| US3238502A (en) | Noise immunity circuit | |
| JPS58123642U (ja) | トランシ−バ | |
| JPH0113463Y2 (ja) | ||
| JPS602694Y2 (ja) | 電子機器の作動制御装置 | |
| JP2869181B2 (ja) | リンガ出力制御回路 | |
| JPS6064630U (ja) | Ｆｍ／ａｍ電子同調受信機 | |
| JPS593620Y2 (ja) | 受信機 | |
| SU1571770A2 (ru) | Преобразователь бипол рного кода в однопол рный | |
| JPS626725Y2 (ja) | ||
| KR850001787Y1 (ko) | 원격 제어 장치용 키록크 장치 | |
| JPS59119672U (ja) | テレビジヨン受像機 | |
| JPS5877353A (ja) | バイポ−ラ符号電送装置 | |
| JPH0153951B2 (ja) | ||
| JPS583638U (ja) | シンセサイザ−チユ−ナ用制御信号発生回路 | |
| JPH03107247A (ja) | データ送受信装置 | |
| JPS60136550U (ja) | 選択度切換回路 |