JPH0186312U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例となる利得制御型増
幅器を示す回路図、第２図及び第３図は第１図の
回路構成中の負荷回路の他の具体例を示す回路図
、第４図は従来の利得制御型増幅器の一例を示す
回路図である。 １１……第１のトランジスタ、１２……第２の
トランジスタ、１３……第３のトランジスタ、１
４……第４のトランジスタ、１５……入力信号源
、１６……負荷抵抗、１７……出力端子、２１…
…第１の差動増幅器、２２……第２の差動増幅器
、２３……第１の電流源、２４……制御信号入力
端子、３１，３２……Ｐ型ＭＯＳトランジスタ、
３３……定電流源。

Claims (1)

1. 【実用新案登録請求の範囲】 それぞれのソースあるいはエミツタが共通接続
   された第１、第２のトランジスタを有し、第１の
   トランジスタのゲートあるいはベースと第２のト
   ランジスタのゲートあるいはベースとの間に入力
   信号が供給される第１の差動増幅器と、 それぞれのソースあるいはエミツタが共通接続
   された第３、第４のトランジスタを有し、第３の
   トランジスタのドレインあるいはコレクタが上記
   第１のトランジスタのドレインあるいはコレクタ
   に接続され、第４のトランジスタのドレインある
   いはコレクタが上記第２のトランジスタのドレイ
   ンあるいはコレクタに接続され、これらの少なく
   とも一方が負荷回路を介して第１の基準電位に接
   続されるとともに、第３のトランジスタのゲート
   あるいはベースが上記第２のトランジスタのゲー
   トあるいはベースに接続され、第４のトランジス
   タのゲートあるいはベースが上記第１のトランジ
   スタのゲートあるいはベースに接続された第２の
   差動増幅器と、 制御信号により電流が制御され、上記第１の差
   動増幅器の共通ソースあるいは共通エミツタと第
   ２の基準電位との間に挿入接続された第１の電流
   源と、 上記制御信号に応じて電流の増減方向が逆向き
   に制御され、上記第２の差動増幅器の共通ソース
   あるいは共通エミツタに接続された第２の電流源
   とを具備して成ることを特徴とする利得制御型増
   幅器。