JPH0192858A - 主記憶装置の試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータ・システムに関し、特に主記憶装
置の試験方式に関する。

〔従来の技術〕

従来、この種の主記憶装置の試験は、主記憶装置の試験
プログラムを被試験装置である主記憶装置に格納し、該
試験プログラムが格納されている領域以外の部分を試験
していた。

〔発明が解決しようとする問題点〕

上述した従来の主記憶装置の試験方式は、試験プログラ
ムを被試験装置である主記憶装置自身に格納しているた
め、該試験プログラムが格納されている部分を試験する
ことができないという欠点がある。また、この欠点を解
決するために、該試験プログラムを該主記憶装置内の他
の領域に移動させ、その後改めて該試験プログラムを起
動して。

以前該試験プログラムが格納されていた部分を試験する
方法もある。しかしながら、この方法を採用するために
は、試験プログラムをリロケータブル（再配置可能）に
しなければならず、プログラム設計が複雑になるという
欠点がある。

〔問題点を解決するだめの手段〕

本発明による主記憶装置の試験方式は、プログラムを記
憶するための記憶手段と、該記憶手段に記憶されている
プログラムに基づいて命令を実行する実行制御手段と、
ブートロード手段とを有する論理装置と。

プログラムを記憶するだめの主記憶装置と。

前記論理装置からの指示に基づいて外部記憶装置からデ
ータを前記記憶手段又は前記主記憶装置へ格納する手段
を有する入出力制御装置とを備え。

前記実行制御手段は、前記外部記憶装置に記憶されてい
る前記主記憶装置の試験プログラムを前記記憶手段に格
納し、実行することを特徴とする。

〔実施例〕

次に２本発明の一実施例について図面を参照して説明す
る。

第１図を参照すると９本発明の一実施例は、論理装置（
以下、　ＣＰＵと略す）１０と、主記憶装置２０と、入
出力制御袋ａ　３０と、外部記憶装置４０とを有する。

ＣＰＵ　１０は、プログラムの実行を制御する実行制御
手段１１と、ブートロード手段１２と、記憶手段１３と
を含む。１４は実行制御手段１１からブートロード手段
１２にブートロードを指示するための制御線、１５は記
憶手段１３に格納されている試験プログラムを読出し。

実行するためのデータ線、５１は、ブートロード手段１
２から入出力制御装置３０に対して外部記憶装置４０に
格納されているプログラム・ローダを読込む指示をする
ための制御線、５２は外部記憶装置４０からプログラム
を読むためのデータ線。

５３は該プログラムを主記憶装置２０に転送するための
データ線、５４は外部記憶装置４０から主記憶装置２０
へのプログラムの転送が完了したことを通知する制御線
、５５は実行制御手段１１が主記憶装置２０からデータ
を読出したり、書込んだシするためのデータ線、５６は
実行制御手段１１が入出力制御装置３０に入出力動作を
指示するための制御線、５７は主記憶装置２０と記憶手
段１１との間でデータのやシとシを行うためのデータ線
である。

次に２本実施例の動作について説明する。

いま、外部からＣＰＵ　１０に対して外部記憶装置４０
の中に格納された主記憶装置（以下、腰と略す）２０の
試験プログラムをＭＭＵ２０にロードするよう指示が与
えられたとする。ＣＰＵ　１０の実行制御手段１１は、
信号線１４を介してブートロード手段１２を起動する。

ブートロード手段１２は信号線５１を介して入出力制御
装置（以下。

ＩＯＣと略す）３０に対して、外部記憶装置４０からプ
ログラム・ローダをＭＭＵ　２０にロードするよう指示
する。ＩＯＣ３０は外部記憶装置４０から信号線５２及
び５３を介してプログラム・ローダをＭＭＵ　２０にロ
ードすると、その完了通知を信号線５４を介して実行制
御手段１１に報告する。

次に実行制御手段１１はＭＭＵ　２０にロードされたプ
ログラム・ローダを信号線５５を介して読出し、実行す
る。プログラム・ローダはＭＭＵ　２０　（７）試験プ
ログラムを外部記憶装置４０からＭＭＵ　２０にロード
するために、信号線５６を介してｌ０Ｃ３０にその旨指
示する。ＩＯＣ３０は、この試験プログラムを信号線５
２及び５３を介してＭＭＵ　２０にロードすると、その
完了通知を信号線５４を介して実行制御手段１１に報告
する。

その後、実行制御手段１１はＭＭＵ２０にロードされた
試験プログラムを信号線５５を介して読出し、実行する
。試験プログラムは改めて自分自身を信号線５７を介し
てＣＰＵ　１０の記憶手段１３に転送し、転送が完了す
ると自分自身の中のＭＭＩＪ２０を読出し、実行して主
記憶装置２０の試験を実施する。

〔発明の効果〕

以上説明したように１本発明は主記憶装置とは別の記憶
手段を論理装置自身に持たせ、その記憶手段に被試験装
置である主記憶装置の試験プログラムを格納し、実行す
ることによシ、主記憶装置の試験を完全に実施・できる
とともに、試験グログラムの論理の複雑化を回避できる
という効果がある。

【図面の簡単な説明】

第１図は１本発明の一実施例を示すブロック図である。 １０・・・論理装置、１１・・・実行制御手段、１２・
・・ブートロード手段、１３・・・記憶手段、１４・・
・制御線、１５・・・データ線、２０・・・主記憶装置
、３０・・・入出力制御装置、４０・・・外部記憶装置
、５１゜５４．５６・・・制御線、５２，５３，５５，
５７・・・データ線。 第１図

Claims (1)

1. 【特許請求の範囲】 １、プログラムを記憶するための記憶手段と、該記憶手
   段に記憶されているプログラムに基づいて命令を実行す
   る実行制御手段と、ブートロード手段とを有する論理装
   置と、 プログラムを記憶するための主記憶装置と、前記論理装
   置からの指示に基づいて外部記憶装置からデータを前記
   記憶手段又は前記主記憶装置へ格納する手段を有する入
   出力制御装置とを備え、前記実行制御手段は、前記外部
   記憶装置に記憶されている前記主記憶装置の試験プログ
   ラムを前記記憶手段に格納し、実行することを特徴とす
   る主記憶装置の試験方式。