JPH01319854A - 疎結合マルチプロセッサ試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のＣＰＵが複数の管理プログラムの下で処
理を行う疎結合マルチ１０セツサの試験方式に関する。

〔従来の技術〕

従来、この種の疎結合マルチプロセッサの試験方式とし
ては、複数のプロセッサからそれぞれ管理プログラムを
たちあげ、それぞれの管理プログラム下で、疎結合マル
チプロセッサ試験をロード−して、起動を行っていた。

〔発明の解決しようとする課題〕

上述した従来の疎結合マルチプロセッサ試験方式では、
操作者が管理プログラムの立ち上げや、プログラムロー
ドのために複数のＣＰＵに接続されたコンソールの間を
移動しなければならず、又、操作も多くなるため試験の
準備に時間がかかるという欠点がある。

そこで２本発明の技術的課題は、上記欠点に鑑み、操作
者の負担を軽減し、その試験の実行時間を短縮した疎結
合マルチグ占セッサ試験方式を得ることである。

〔課題を解決するための手段〕

本発明によれば、複数のＣＰＵが複数の管理プログラム
下で処理を行う疎結合マルチプロセッサの試験方式にお
いて、マルチプロセッサ試験プログラムであることを示
すマルチプロセッサ試験フラグを立てて、第１のＣＰＵ
の制御下でロードされた管理プログラムとマルチプロセ
ッサ試験プログラムとを、第２のＣＰＵの制御の下に転
送し、当該第２のＣＰＵを起動させることを特徴とする
疎結合マルチプロセッサ試験方式が得られる。

〔実施例〕

次に２本発明の実施例について図面を参照して説明する
。

第１図を参照すると、実施例は、第１のＣＰＵＺｏｏ、
第１の周辺制御装置１１０．第１のＤｉｓ　Ｋ１１１、
第１のコンソール１１２．第１の主記憶装置１２０．管
理プログラムロード領域１２１．ロード手段１２２．チ
エツク手段１２３．プログラム転送手段１２４．レジス
タ設定手段１２５．起動手段１２６、レジスタ群格納領
域１２７．試験プログラムロード領域１２８．マルチプ
ロセッサ試験フラグ１２９１診断制御装置１３０．第１
の診断バス１３１、第１のバスアダプタ１４０．第１の
プロセッサパス１５０ｍ第２のＣＰＵ２００．第２の周
辺制御装置２１０　、第２のＤＩＳＫ　２１１　、第２
のコンソール２１２．第２の主記憶装置２２ｏ、第２の
診断／＜ス２３Ｌ　第２のバスアダプタ２４０．第２の
プロセッサバス２５０から構成される。

次に実施例の動作概要について図面を参照して説明する
。

本発明の疎結合マルチプロセッサ試験方式では、システ
ムの立ち上げ時には、第２のＣＰＵ２００は停止状態で
あシ、第１のＣＰＵ１００の制御のもとで、第１のＤＩ
ＳＫＩＩＩから第１の周辺制御装置１１０と第１のプロ
セッサバス１５０を通して第１の主記憶装置１２０上の
管理プログラムロード領域１２１に管理プログラムがロ
ードされて以下の処理を行う。

ｉｆ、第１のコンソール１１２からロードコマンドでマ
ルチプロセッサ試験が指定されるとロード手段１２２は
、第１のＤＩＳＫ　１１１から第１の周辺制御装置１１
０と第１のプロセッサバス１５０を通して、第１の主記
憶１２０上の試験プログラムロード領域１２８にマルチ
プロセッサ試験をロードする。つぎに、第１のコンソー
ル１１２から試験開始コマンドが投入されると、チエツ
ク手段１２３は、試験プログラムロード領域１２８にロ
ードされたマルチプロセッサ試験のマルチプロセッサ試
験フラグ１２９を調べる。マルチプロセッサ試験フラグ
１２９がマルチプロセッサ試験であることを示している
と、プログラム転送手段１２４は、第１の主記憶１２０
上の管理プログラムロード領域１２１と試験プログラム
ロード領域１２８とを、第１のプロセッサバス１５０と
第１のバスアダプタ１４０と第２のパスアダプタ２４０
とＷＪ２のプロセッサバス２５０とを通して、第２の主
記憶装置２２０上に転送する。次にレジスタ設定手段１
２５は診断命令を実行して、レジスタ群格納領域１２７
に格納されたプログラム制御可能なレジスタ群を、第１
のプロセッサバス１５０　ト第１のＣＰＵ　ｔｏｏと第
１の診断バス１３１と診断制御装置１３０と第２の診断
バス２３１とを通して。

第２のＣＰＵ　２００にロードする。次に、起動手段１
２６は、第２のｃｐｕ　２００のクロックを動作させる
と共に試験プログラムロード領域１２８のマルチプロセ
ッサ試験を起動する。この時、前記第２のＣＰＵ２００
にロードされたレジスタのプログラム制御可能なレジス
タの値で処理を開始して第２の主記憶装置２２０に格納
された管理プログラムは、第２の主記憶装置２２０に格
納されたマルチプロセッサ試験を起動する。

以上の本実施例をまとめると、マルチプロセッサ試験プ
ログラムであることを示すマルチプロセッサ試験フラグ
情報を含むマルチプロセッサ試験プログラムを、外部記
憶装置から第１の主記憶にロードするプログラムロード
手段と。

前記ロードされたプログラムのマルチプロセッサ試験フ
ラグを調べるチエツク手段と、前記ロードされたプログ
ラムが、マルチプロセッサ試験であったなら、管理プロ
グラムと前記ロードされたマルチプロセッサ試験プログ
ラムとを。

第２の主記憶上に転送するプログラム転送手段と、第２
のＣＰＵのレジスタを設定するレジスタ設定手段と、第
２のＣＰＵのクロックを開始させるプロセッサ起動手段
とを有していることを特徴とする疎結合マルチプロセッ
サ試験方式が得られる。

〔発明の効果〕

以上説明した様に９本発明は、複数のＣＰＵが複数の管
理プログラムの下で処理を行う疎結合マルチプロセッサ
の試験方式において、第１のＣＰＵの制御の下でロード
された管理プログラムと試験プログラムとを、第２のＣ
ＰＵの制御の下に転送して起動することによシ、操作者
の負荷を軽減して、さらに、実行時間を短縮するという
効果がある。

【図面の簡単な説明】

第１図は本発明のブロック図である。 第１図において、１００・・・第１のＣＰＵ、　　１１
０・・・第１の周辺制御装置、　　Ｉｌｌ・・・第１の
ＤＩＳＫ　。 １１２・・・第１のコンソール、１２０・・・第１の主
記憶装置、１２１・・・管理プログラムロード領域、１
２２・・・ロード手段、１２３・・・チエツク手段、１
２４・・・プログラム転送手段、１２５・・・レジスタ
設定手段。 １２６・・・起動手段、１２７・・・レジスタ群格納領
域。 １２８・・・試験プログラムロード領域、１２９・・・
マルチプロセッサ試験フラグ、１３０・・・診断制御装
置。 １３１・・・第１の診断バス、１４０・・・第１のバス
アダプタ、１５０・・・第一のプロセッサバス、２００
・・・第２のＣＰＵ、　　２１０・・・第２の周辺制御
装置、２１１・・・第２のＤＩＳＫ、　　２１２・・・
第２のコンソール、２２０・・・第２の主記憶装置、２
３１・・・第２の診断バス。 ２４０・・・第２のバスアダプタ、２５０・・・第２の
プロセッサバス。

Claims (1)

【特許請求の範囲】
1. １）複数のＣＰＵが複数の管理プログラム下で処理を行
   う疎結合マルチプロセッサの試験方式において、マルチ
   プロセッサ試験プログラムであることを示すマルチプロ
   セッサ試験フラグを立てて、第１のＣＰＵの制御下でロ
   ードされた管理プログラムとマルチプロセッサ試験プロ
   グラムとを、第２のＣＰＵの制御の下に転送し、当該第
   ２のＣＰＵを起動させることを特徴とする疎結合マルチ
   プロセッサ試験方式。