JPH0193154A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0193154A JPH0193154A JP62250883A JP25088387A JPH0193154A JP H0193154 A JPH0193154 A JP H0193154A JP 62250883 A JP62250883 A JP 62250883A JP 25088387 A JP25088387 A JP 25088387A JP H0193154 A JPH0193154 A JP H0193154A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating resin
- bump
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体装置の製造方法、特に電解メッキ法に
よりバンプ電極を形成する方法に関するものである。
よりバンプ電極を形成する方法に関するものである。
（従来の技術）
半導体装置の製造工程で、信号入出力用の電極としてバ
ンプと称する金属突起電極を電極パッドに形成する工程
がある。
ンプと称する金属突起電極を電極パッドに形成する工程
がある。
従来の半導体装置のバンプ電極形成工程について第２図
（ａ）ないしくｅ）の断面図を用いて説明する。第２図
（ａ）において拡散済みのシリコン基板１上にシリコン
酸化膜が形成され、その上にアルミ電極バッド２が形成
されている。そして、半導体素子上の全面にアルミ電極
バッド２上の部分を開孔した保護用のシリコン窒化膜か
らなる絶縁１１３が被覆されている。この基板の全面に
真空蒸着法またはスパッタリング法により金属膜４を形
成する。次に、第２図（ｂ）のようにドライフィルム（
感光性絶縁樹脂ｌ！Ｉ）５をホットラミネータでラミネ
ートし、アルミ電極パッド２の上部にのみ、所望の大き
さのバンプ径をパターニング開孔後、ベークする。この
ドライフィルム５をメッキマスクとして、金属膜４を電
解メッキの一方の電極（この場合は陰極）とする。その
際、金属膜４を電極とするため、第２図（Ｃ）のように
テフロン加工された電極ピン９でドライフィルム５を破
り、ウェハの所定の三点に電極ピン９を立てる。
（ａ）ないしくｅ）の断面図を用いて説明する。第２図
（ａ）において拡散済みのシリコン基板１上にシリコン
酸化膜が形成され、その上にアルミ電極バッド２が形成
されている。そして、半導体素子上の全面にアルミ電極
バッド２上の部分を開孔した保護用のシリコン窒化膜か
らなる絶縁１１３が被覆されている。この基板の全面に
真空蒸着法またはスパッタリング法により金属膜４を形
成する。次に、第２図（ｂ）のようにドライフィルム（
感光性絶縁樹脂ｌ！Ｉ）５をホットラミネータでラミネ
ートし、アルミ電極パッド２の上部にのみ、所望の大き
さのバンプ径をパターニング開孔後、ベークする。この
ドライフィルム５をメッキマスクとして、金属膜４を電
解メッキの一方の電極（この場合は陰極）とする。その
際、金属膜４を電極とするため、第２図（Ｃ）のように
テフロン加工された電極ピン９でドライフィルム５を破
り、ウェハの所定の三点に電極ピン９を立てる。
そして、第２図（ｄ）のように電解メッキでアルミ電極
パッド２の上部にのみ、選択的にＡｕバンプ８を析出さ
せる。次にドライフィルム５の除去を行い、析出させた
Ａｕバンプ８をマスクとして電極パッド上部以外の金属
膜をエツチング除去する。
パッド２の上部にのみ、選択的にＡｕバンプ８を析出さ
せる。次にドライフィルム５の除去を行い、析出させた
Ａｕバンプ８をマスクとして電極パッド上部以外の金属
膜をエツチング除去する。
このようにして選択的にアルミ電極バッド２の上部に金
属膜２を介してＡｕバンプ８が形成される。しかし、こ
の製造工程には問題がある。ＡＵバンプ８析出時に電極
ピン９でフォトレジスト５を破くためにメッキ液が入り
込み、破いた所にも第２図（４Ｅｌ）のようにＡｕ１０
を析出させてしまう。
属膜２を介してＡｕバンプ８が形成される。しかし、こ
の製造工程には問題がある。ＡＵバンプ８析出時に電極
ピン９でフォトレジスト５を破くためにメッキ液が入り
込み、破いた所にも第２図（４Ｅｌ）のようにＡｕ１０
を析出させてしまう。
また、電極ピン９を何回か使用しているうちにテフロン
加工がはがれてしまうため、電極ピン９自体がＡ ｕ
ｉｏを析出させてしまう。そのたびに電極ピンは交換、
またはテフロンコーティングをしなければならず、経済
的にも好ましくない。また、こうして析出されたＡ ｕ
１０は本来ならばＡｕバンプ８の形成に使われるもの
である。工程上、バンプ形成は析出面積×高さに応じて
メッキ時の電流値と時間を決められているので他の部分
に析出したＡ ｕ １０の分だけＡｌｌバンプ８の高さ
は目標値よりも低めになってしまう。この結果、ウェハ
内及びウェハ間のＡｕバンプ８の高さにばらつきを招く
という問題がある。
加工がはがれてしまうため、電極ピン９自体がＡ ｕ
ｉｏを析出させてしまう。そのたびに電極ピンは交換、
またはテフロンコーティングをしなければならず、経済
的にも好ましくない。また、こうして析出されたＡ ｕ
１０は本来ならばＡｕバンプ８の形成に使われるもの
である。工程上、バンプ形成は析出面積×高さに応じて
メッキ時の電流値と時間を決められているので他の部分
に析出したＡ ｕ １０の分だけＡｌｌバンプ８の高さ
は目標値よりも低めになってしまう。この結果、ウェハ
内及びウェハ間のＡｕバンプ８の高さにばらつきを招く
という問題がある。
（発明が解決しようとする問題点）
従来の半導体装置におけるバンプ形成工程では、Ａｕ析
出時に電極ピンでドライフィルムを破くためにメッキ液
が入り込み、その破いた所にもＡｕが析出されてしまう
。また、電極ピンも何回か使用しているうちテフロン加
工がはがれてしまうために電極ピンそれ自体Ａｕが析出
する。よって、Ａｕバンプを形成する際、その析出する
ＡＵの分だけ形成する高さが低くなってしまう。この結
果、ウェハ内及びウェハ間のＡｕバンプの高さのばらつ
きを招くという問題があった。この発明は上記事情を解
決すべくなされたものであり、その目的は高さが均一な
バンプ電極を形成する半導体装置の製造方法を提供する
ことにある。
出時に電極ピンでドライフィルムを破くためにメッキ液
が入り込み、その破いた所にもＡｕが析出されてしまう
。また、電極ピンも何回か使用しているうちテフロン加
工がはがれてしまうために電極ピンそれ自体Ａｕが析出
する。よって、Ａｕバンプを形成する際、その析出する
ＡＵの分だけ形成する高さが低くなってしまう。この結
果、ウェハ内及びウェハ間のＡｕバンプの高さのばらつ
きを招くという問題があった。この発明は上記事情を解
決すべくなされたものであり、その目的は高さが均一な
バンプ電極を形成する半導体装置の製造方法を提供する
ことにある。
［発明の構成］
（問題点を解決するための手段）
この発明の半導体装置の製造方法は、半導体基板の全面
に金属薄膜を形成する工程と、バンプ電極形成領域に開
口部を有する感光性絶縁樹脂膜を上記金属薄膜上に被着
する工程と、先端部を除いて絶縁性樹脂によって覆われ
た電極ピンを上記感光性絶縁樹脂膜を突き破って上記金
属膜に接触させ、絶縁性樹脂と感光性絶縁樹脂膜とを密
着させた状態で上記金属膜を所定電位に設定する工程と
、電解メッキ法により上記開口部から露出したバンプ電
極形成領域の表面にバンプ電極材料を選択的に析出させ
てバンプ電極を形成する工程とからなる。
に金属薄膜を形成する工程と、バンプ電極形成領域に開
口部を有する感光性絶縁樹脂膜を上記金属薄膜上に被着
する工程と、先端部を除いて絶縁性樹脂によって覆われ
た電極ピンを上記感光性絶縁樹脂膜を突き破って上記金
属膜に接触させ、絶縁性樹脂と感光性絶縁樹脂膜とを密
着させた状態で上記金属膜を所定電位に設定する工程と
、電解メッキ法により上記開口部から露出したバンプ電
極形成領域の表面にバンプ電極材料を選択的に析出させ
てバンプ電極を形成する工程とからなる。
（作用）
金属膜と接触させる電極ピンを絶縁性樹脂で覆い、絶縁
性樹脂と感光性絶縁樹脂膜を密着させてメッキ液の侵入
を防ぐ。そして、電極ピン自体のバンプ電極形成材料の
析出、及び電極ピンを金属膜とを接触させるために破い
た感光性絶縁樹脂膜の場所にバンプ電極形成材料が析出
されるのを防止する。よって、電極ピンの交換、または
テフロンコーティングの必要がなく、高さが均一なバン
プ電極を形成することができる。
性樹脂と感光性絶縁樹脂膜を密着させてメッキ液の侵入
を防ぐ。そして、電極ピン自体のバンプ電極形成材料の
析出、及び電極ピンを金属膜とを接触させるために破い
た感光性絶縁樹脂膜の場所にバンプ電極形成材料が析出
されるのを防止する。よって、電極ピンの交換、または
テフロンコーティングの必要がなく、高さが均一なバン
プ電極を形成することができる。
（実施例）
以下、図面を参照してこの発明の一実施例について詳細
に説明する。
に説明する。
第１図（ａ）ないしく媛）はこの発明に係る半導体装置
の製造工程を示す断面図である。まず、第１図（ａ）に
示すよ）にトランジスタ、ダイオード等の素子が形成さ
れた半導体基板１上に選択的にアルミ電極バッド２を形
成する。このアルミ電極パッド２上を含む半導体基板１
の全面にシリコン窒化膜からなる絶縁１１３を被覆し、
ホトリソグラフィ技術を用いてアルミ電Ｉ！ｉ２上を開
孔する。
の製造工程を示す断面図である。まず、第１図（ａ）に
示すよ）にトランジスタ、ダイオード等の素子が形成さ
れた半導体基板１上に選択的にアルミ電極バッド２を形
成する。このアルミ電極パッド２上を含む半導体基板１
の全面にシリコン窒化膜からなる絶縁１１３を被覆し、
ホトリソグラフィ技術を用いてアルミ電Ｉ！ｉ２上を開
孔する。
この絶縁膜３は半導体基板１に形成された回路素子のパ
ッシベーション膜として作用する。なお、このパッシベ
ーション膜はシリコン窒化膜に限定されない。つづいて
開孔部を含む全面にスパッタリング法または真空蒸着法
によりｐｔ、 Ｔｉ等からなる金属膜４を形成する。次
に、第１図（ｂ）に示すようにドライフィルム（感光性
絶縁樹脂膜）５をコーティングし、ホトリソグラフィ工
程を用いてドライフィルム５を開孔する。そして、第１
図（Ｃ）のような絶縁性樹脂（Ａｕの場合シリコン樹脂
）６に先端部を除いて埋め込まれた電極ピン７を用いて
第１図（ｄ）のようにドライフィルム５に密着させる。
ッシベーション膜として作用する。なお、このパッシベ
ーション膜はシリコン窒化膜に限定されない。つづいて
開孔部を含む全面にスパッタリング法または真空蒸着法
によりｐｔ、 Ｔｉ等からなる金属膜４を形成する。次
に、第１図（ｂ）に示すようにドライフィルム（感光性
絶縁樹脂膜）５をコーティングし、ホトリソグラフィ工
程を用いてドライフィルム５を開孔する。そして、第１
図（Ｃ）のような絶縁性樹脂（Ａｕの場合シリコン樹脂
）６に先端部を除いて埋め込まれた電極ピン７を用いて
第１図（ｄ）のようにドライフィルム５に密着させる。
これにより電極ピン７が約２０ｐｎ下の金Ｂ膜４に到達
する。電極ピン７と接触した金属１ｉ１４は電解メッキ
を行う一際の一方の電極として働き、電極バッド２の上
部にのみ選択的に高さが均一なＡｕバンプ８が形成され
る。次にドライフィルム５を除去し、析出させたＡｕバ
ンプ８をマスクとしてアルミ電極バッド２の上部以外の
金ｍｉＩをエツチング除去する。このようにして、第１
図（ｅ）に示すようなアルミ電極バッド２の上部に金属
！Ｉ３を介して高さが均一なＡＬＪバンプ８が形成され
る。
する。電極ピン７と接触した金属１ｉ１４は電解メッキ
を行う一際の一方の電極として働き、電極バッド２の上
部にのみ選択的に高さが均一なＡｕバンプ８が形成され
る。次にドライフィルム５を除去し、析出させたＡｕバ
ンプ８をマスクとしてアルミ電極バッド２の上部以外の
金ｍｉＩをエツチング除去する。このようにして、第１
図（ｅ）に示すようなアルミ電極バッド２の上部に金属
！Ｉ３を介して高さが均一なＡＬＪバンプ８が形成され
る。
このように、電極ピン７を金属膜４と接触させる電解メ
ッキ時、電極ピン７を絶縁性樹脂６で覆うことによって
、ドライフィルム５を破った際に絶縁性樹脂６とドライ
フィルム５が密着しているためメッキ液の侵入を防止で
きる。そして、電極ピン７自体、及び破いたドライフィ
ルム５の場所におけるＡＵ析出がなくなる。
ッキ時、電極ピン７を絶縁性樹脂６で覆うことによって
、ドライフィルム５を破った際に絶縁性樹脂６とドライ
フィルム５が密着しているためメッキ液の侵入を防止で
きる。そして、電極ピン７自体、及び破いたドライフィ
ルム５の場所におけるＡＵ析出がなくなる。
なお、ドライフィルム５の代わりに７オトレジストを使
っても良く、バンプ電極形成材料としてもＡＬＪに限ら
ずＡＱ等いろいろな材料に実施できる。このような製造
方法にすれば電極ピンの交換、またはテフロンコーティ
ングの必要がなく、経済的にも優れ、高さが均一なバン
プ電極を形成することができる。
っても良く、バンプ電極形成材料としてもＡＬＪに限ら
ずＡＱ等いろいろな材料に実施できる。このような製造
方法にすれば電極ピンの交換、またはテフロンコーティ
ングの必要がなく、経済的にも優れ、高さが均一なバン
プ電極を形成することができる。
［発明の効果］
以上詳述したようにこの発明によれば、高さが均一なバ
ンプ電極を形成することができ、経済的にも優れ、作業
性を高める半導体製造方法を提供することができる。
ンプ電極を形成することができ、経済的にも優れ、作業
性を高める半導体製造方法を提供することができる。
第１図（ａ）ないしくｅ）はこの発明の一実施例に係る
Ａｕバンプ形成の製造方法の主要な工程を示す断面図、
第２図（ａ）ないしくｅ）は従来におけるＡＬＩバンプ
形成の製造方法の主要な工程を示す断面図である。 １・・・半導体基板、２・・・アルミ電極、３・・・絶
縁膜、４・・・金属膜、５・・・ドライフィルム（感光
性絶縁樹脂１１１）、６・・・絶縁性樹脂、７・・・電
極ピン、８・・・Ａｕバンプ。 出願人代理人 弁理士 鈴江武彦 箪１ 図
Ａｕバンプ形成の製造方法の主要な工程を示す断面図、
第２図（ａ）ないしくｅ）は従来におけるＡＬＩバンプ
形成の製造方法の主要な工程を示す断面図である。 １・・・半導体基板、２・・・アルミ電極、３・・・絶
縁膜、４・・・金属膜、５・・・ドライフィルム（感光
性絶縁樹脂１１１）、６・・・絶縁性樹脂、７・・・電
極ピン、８・・・Ａｕバンプ。 出願人代理人 弁理士 鈴江武彦 箪１ 図
Claims (1)
- 【特許請求の範囲】 半導体基板の全面に金属薄膜を形成する工程と、 バンプ電極形成領域に開口部を有する感光性絶縁樹脂膜
を上記金属薄膜上に被着する工程と、先端部を除いて絶
縁性樹脂部材によって覆われた電極ピンを上記感光性絶
縁樹脂膜を突き破って上記金属膜に接触させ、絶縁性樹
脂と感光性絶縁樹脂膜とを密着させた状態で上記金属膜
を所定電位に設定する工程と、 電解メッキ法により上記開口部から露出したバンプ電極
形成領域の表面にバンプ電極材料を選択的に析出させて
バンプ電極を形成する工程とからなる半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250883A JPH0193154A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250883A JPH0193154A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0193154A true JPH0193154A (ja) | 1989-04-12 |
| JPH0519304B2 JPH0519304B2 (ja) | 1993-03-16 |
Family
ID=17214435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62250883A Granted JPH0193154A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215622A (ja) * | 1988-07-01 | 1990-01-19 | Fujitsu Ltd | メッキ処理方法およびメッキ処理装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0651207U (ja) * | 1992-12-25 | 1994-07-12 | 厚木ナイロン工業株式会社 | フットカバー |
-
1987
- 1987-10-05 JP JP62250883A patent/JPH0193154A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215622A (ja) * | 1988-07-01 | 1990-01-19 | Fujitsu Ltd | メッキ処理方法およびメッキ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519304B2 (ja) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6387793B1 (en) | Method for manufacturing precision electroplated solder bumps | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| KR940010510B1 (ko) | 반도체 장치 제조 방법 | |
| US4922321A (en) | Semiconductor device and a method of producing same | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
| US5270253A (en) | Method of producing semiconductor device | |
| US5034345A (en) | Method of fabricating a bump electrode for an integrated circuit device | |
| KR20090009890A (ko) | 패시베이션 및 폴리이미드에 의해 둘러싸인 접촉부 및 방법 | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| US5136363A (en) | Semiconductor device with bump electrode | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| GB2095904A (en) | Semiconductor device with built-up low resistance contact and laterally conducting second contact | |
| JPH0193154A (ja) | 半導体装置の製造方法 | |
| US20030132522A1 (en) | TiW platinum interconnect and method of making the same | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH02271533A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPH0344933A (ja) | 半導体装置 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH0831836A (ja) | 金属層形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |