JPH0193174A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0193174A JPH0193174A JP62251317A JP25131787A JPH0193174A JP H0193174 A JPH0193174 A JP H0193174A JP 62251317 A JP62251317 A JP 62251317A JP 25131787 A JP25131787 A JP 25131787A JP H0193174 A JPH0193174 A JP H0193174A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- power generation
- amorphous semiconductor
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特に集積技
術に関する。
術に関する。
太陽電池などの半導体装置は必要な電圧を得るため、絶
縁基板上に第1の電極、アモルファス半導体層及び該第
1の電極に相対向する第2の電極が積層されてなる発電
領域が複数直列に集積されて構成されている。このよう
な半導体装置は半導体の性能が同じとき、出力効率すな
わち単位面積当たりの出力を大きくするためには、有効
発電領域の増加、換言すれば集積部面積を減少させる必
要がある。従来、集積部面積を減少させて半導体装置を
製造する方法として、次の2つの方法が実用化されてい
る。
縁基板上に第1の電極、アモルファス半導体層及び該第
1の電極に相対向する第2の電極が積層されてなる発電
領域が複数直列に集積されて構成されている。このよう
な半導体装置は半導体の性能が同じとき、出力効率すな
わち単位面積当たりの出力を大きくするためには、有効
発電領域の増加、換言すれば集積部面積を減少させる必
要がある。従来、集積部面積を減少させて半導体装置を
製造する方法として、次の2つの方法が実用化されてい
る。
その1つの方法は、第20図(a) 、 (b)に示す
ように、絶縁基板lの上に複数の第1の電極2を形成し
た後、その第1の電極2を覆うようにアモルファス半導
体層3が形成される。次に、レーザビームにてアモルフ
ァス半導体層3が線条に除去されて、第1の電極2が露
出させられた後、第2の電極4がアモルファス半導体N
3を覆うように形成され、更にレーザビームにて第2の
電極4が切断されることによって、ある発電領域の第1
の電極2と隣接する発電領域の第2の電極4とが直列に
接続された半導体装置5が製造される。
ように、絶縁基板lの上に複数の第1の電極2を形成し
た後、その第1の電極2を覆うようにアモルファス半導
体層3が形成される。次に、レーザビームにてアモルフ
ァス半導体層3が線条に除去されて、第1の電極2が露
出させられた後、第2の電極4がアモルファス半導体N
3を覆うように形成され、更にレーザビームにて第2の
電極4が切断されることによって、ある発電領域の第1
の電極2と隣接する発電領域の第2の電極4とが直列に
接続された半導体装置5が製造される。
他の方法は、第21図(a) 、 (b)に示すように
、絶縁基板1の上に延長部6を有する第1の電極2を複
数形成した後、その延長部6をマスクにて被覆して延長
部6を除く第1の電極2上にアモルファス半導体Jl!
! 3が形成される。次に、アモルファス半導体層3の
上に、延長部7を有する第2の電極4が第1の電極2と
相対向するように形成されて、ある発電fiJl域の第
1の電極2と隣接する発電領域の第2の電極4とがそれ
ぞれの延長部6.7によって直列に接続された半導体装
置8が製造される。
、絶縁基板1の上に延長部6を有する第1の電極2を複
数形成した後、その延長部6をマスクにて被覆して延長
部6を除く第1の電極2上にアモルファス半導体Jl!
! 3が形成される。次に、アモルファス半導体層3の
上に、延長部7を有する第2の電極4が第1の電極2と
相対向するように形成されて、ある発電fiJl域の第
1の電極2と隣接する発電領域の第2の電極4とがそれ
ぞれの延長部6.7によって直列に接続された半導体装
置8が製造される。
なお、図中符号9は保護膜である。
(発明が解決しようとする問題点)
第20図に示す第1の方法は、レーザビームにてアモル
ファス半導体N3及び第2の電極4を短冊状に切断する
ものであるため、レーザ加工に時間を要するだけでなく
、レーザビームの熱によるアモルファス半導体の変質な
ど熱影響が大きいという問題があった。しかも、発電領
域の集積は第1の電極2.アモルファス半導体層3及び
第2の電極4の位置を少しずつずらせた形態でなされる
ため集積部の幅が広くなり、もって集積部面積が大きく
なるという問題点があった。
ファス半導体N3及び第2の電極4を短冊状に切断する
ものであるため、レーザ加工に時間を要するだけでなく
、レーザビームの熱によるアモルファス半導体の変質な
ど熱影響が大きいという問題があった。しかも、発電領
域の集積は第1の電極2.アモルファス半導体層3及び
第2の電極4の位置を少しずつずらせた形態でなされる
ため集積部の幅が広くなり、もって集積部面積が大きく
なるという問題点があった。
また、第21図に示す第2の方法は、第1の電極2の上
にアモルファス半導体11113を被着させる際、集積
部となる第1の電極2の延長部6をマスクにて被覆して
露出させるものであるため、延長部6を含む基板lの端
部にマスクを取り付けるための一定の幅を必要とし、集
積部面積の減少に限界があった。しかも、マスクの存在
により、第1の電極2とマスクとの境界部近傍において
、アモルファス半導体の堆積不良や層中に細孔が発生す
る等の問題があった。
にアモルファス半導体11113を被着させる際、集積
部となる第1の電極2の延長部6をマスクにて被覆して
露出させるものであるため、延長部6を含む基板lの端
部にマスクを取り付けるための一定の幅を必要とし、集
積部面積の減少に限界があった。しかも、マスクの存在
により、第1の電極2とマスクとの境界部近傍において
、アモルファス半導体の堆積不良や層中に細孔が発生す
る等の問題があった。
本発明はこのような問題点を解決するために為されたも
のであり、本発明に係る半導体装置の製造方法の要旨と
するところは、絶縁基板上に複数の第1の電極を形成す
るとともに該複数の第1の電極の上にアモルファス半導
体を被着した後、相隣合う第1の電極のうちいずれか一
方の第1の電極上に形成されたアモルファス半導体層の
一部を高エネルギービームにて除去し、次いでアモルフ
ァス半導体層が除去された部分から他方の第1の電極上
に被着されたアモルファス半導体層の上に跨がって第2
の電極を複数形成するようにしたことにある。
のであり、本発明に係る半導体装置の製造方法の要旨と
するところは、絶縁基板上に複数の第1の電極を形成す
るとともに該複数の第1の電極の上にアモルファス半導
体を被着した後、相隣合う第1の電極のうちいずれか一
方の第1の電極上に形成されたアモルファス半導体層の
一部を高エネルギービームにて除去し、次いでアモルフ
ァス半導体層が除去された部分から他方の第1の電極上
に被着されたアモルファス半導体層の上に跨がって第2
の電極を複数形成するようにしたことにある。
かかる本発明によれば、絶縁基板上に第1の電極、アモ
ルファス半導体層及び第2の電極によって構成された発
電領域が複数形成され、それら発電領域のうちある発電
領域の第1′の電極と相隣合う発電領域の第2の電極と
は、高エネルギービームによりアモルファス半導体層が
除去された一部分にて電気的に接続されて、複数の発電
領域は直列に集積されることとなる。
ルファス半導体層及び第2の電極によって構成された発
電領域が複数形成され、それら発電領域のうちある発電
領域の第1′の電極と相隣合う発電領域の第2の電極と
は、高エネルギービームによりアモルファス半導体層が
除去された一部分にて電気的に接続されて、複数の発電
領域は直列に集積されることとなる。
次に、本発明の実施例を図面に基づいて詳しく説明する
。なお、説明のため図面の各部は適宜、拡大して示す。
。なお、説明のため図面の各部は適宜、拡大して示す。
第1図は本発明方法によって製造された半導体装置の一
実施例を示す正面図であり、本例における半導体装置1
0は4つの発電領域12が集積され大ものである。この
半導体装置10は次のようにして製造される。
実施例を示す正面図であり、本例における半導体装置1
0は4つの発電領域12が集積され大ものである。この
半導体装置10は次のようにして製造される。
第2図において、符号14は絶縁基板であり、その絶縁
基板14の上には電極本体部16とその両側に延び出す
延長部17とを備えた第1の電極18が写真蝕刻(フォ
トリソグラフィ)法又はスクリーン印刷法などにより、
所定のパターンに複数形成される。
基板14の上には電極本体部16とその両側に延び出す
延長部17とを備えた第1の電極18が写真蝕刻(フォ
トリソグラフィ)法又はスクリーン印刷法などにより、
所定のパターンに複数形成される。
ここで、絶縁基板14はたとえば、ガラス、高分子フィ
ルム、セラミックス又は金属箔に電気絶縁性被膜を形成
したものなど、一般に太陽電池などの半導体装置に用い
られる基板であれば、すべて含むものである。
ルム、セラミックス又は金属箔に電気絶縁性被膜を形成
したものなど、一般に太陽電池などの半導体装置に用い
られる基板であれば、すべて含むものである。
また、第1の電極18はたとえば、ITO,5nOz+
ITO/Snowなどの透明電極や、^!、ステンレス
、 Mo。
ITO/Snowなどの透明電極や、^!、ステンレス
、 Mo。
Pt+ Au、 Ag+ Nt+ Cu、 これらの
合金などの金属電極、その他一般に太陽電池などの半導
体装置に用いられる電極であればすべて含み、上記絶縁
基板14がガラスなどの透明基板である場合は、第1の
電極18として5nO1などの透明電極が用いられ−る
。
合金などの金属電極、その他一般に太陽電池などの半導
体装置に用いられる電極であればすべて含み、上記絶縁
基板14がガラスなどの透明基板である場合は、第1の
電極18として5nO1などの透明電極が用いられ−る
。
第1の電極1日が形成された絶縁基板14の上には、第
3図(a) 、 (b)に示すように、アモルファス半
導体N20が第1の電極18の電流取り出し部19を除
いて被着される。アモルファス半導体層20はたとえば
、アモルファスシリコンa−5i+水素水素モアファス
シリコンa、Si:IL水水素化7ルルフアスシリコン
カーバイドa3iC:II、アモルファスシリコンナイ
トライドなどのアモルファス半導体を、pin型+ 9
n型、 Mis型、ヘテロ接合型、ホモ接合型、ショッ
トキーバリアー型あるいはこれらを組合せた型などに堆
積させたものであり、イオンブレーティング法、真空蒸
着法、プラズマCvUI法あるいはスパッタリング法な
どにて形成される。
3図(a) 、 (b)に示すように、アモルファス半
導体N20が第1の電極18の電流取り出し部19を除
いて被着される。アモルファス半導体層20はたとえば
、アモルファスシリコンa−5i+水素水素モアファス
シリコンa、Si:IL水水素化7ルルフアスシリコン
カーバイドa3iC:II、アモルファスシリコンナイ
トライドなどのアモルファス半導体を、pin型+ 9
n型、 Mis型、ヘテロ接合型、ホモ接合型、ショッ
トキーバリアー型あるいはこれらを組合せた型などに堆
積させたものであり、イオンブレーティング法、真空蒸
着法、プラズマCvUI法あるいはスパッタリング法な
どにて形成される。
このようにしてアモルファス半導体M20が被着された
第1の電極18は、第3図(a)に示すように、その延
長部17の上に高エネルギービームを発電領域12の集
積方向とほぼ平行に照射して線条にアモルファス半導体
層20が除去される。
第1の電極18は、第3図(a)に示すように、その延
長部17の上に高エネルギービームを発電領域12の集
積方向とほぼ平行に照射して線条にアモルファス半導体
層20が除去される。
高エネルギービームはたとえば、YAGレーザ、Cot
レーザなどのレーザビームや、電子ビーム、イオンビー
ムなど、高エネルギーを集中し得るものが用いられる。
レーザなどのレーザビームや、電子ビーム、イオンビー
ムなど、高エネルギーを集中し得るものが用いられる。
高エネルギービームにてアモルファス半m体層20が線
条に除去された延長部17のスクライプ部22は、第4
図(a)に示すように絶縁基板14に達するものであっ
ても良いが、第4図(b)に示すように、少なくとも第
1の電極18の延長部17が露出させられれば足りる。
条に除去された延長部17のスクライプ部22は、第4
図(a)に示すように絶縁基板14に達するものであっ
ても良いが、第4図(b)に示すように、少なくとも第
1の電極18の延長部17が露出させられれば足りる。
次に第1図及び第5図(a) 、 (b) 、 (c)
に示すように、アモルファス半導体Ji20の上に、電
極本体部24とその両端に延び出す延長部25とを有す
る第2の電極26が蒸着法やフォトリソグラフィ法など
により所定のパターンに形成される。第2の電極26の
電極本体部24は第1の電極18の電極本体部16に相
対向するように配設されるとともに、第2の電極26の
延長部25は隣接する第■の電極18から延び出す延長
部I7に跨がるように配設されて、両延長部17.25
は第5図(a) 、 (b)に示すように高エネルギー
ビームにてアモルファス半導体N20が除去されたスク
ライプ部22にて電気的に接続される。従って、第1の
電極18の電極本体部16/アモルファス半導体層20
/第2の電極26の電極本体部24によって構成される
発電Mk/i12は延長部17.25により集積される
こととなる。ここで、第2の電極26は第1の電極18
と同様の材料が用いられるが、絶縁基板14がガラスな
どの透明基板でありかつ第1の電極18がSnugなど
の透明電極である場合には、第2の電極26はAIなど
の金属電極が用いられる。
に示すように、アモルファス半導体Ji20の上に、電
極本体部24とその両端に延び出す延長部25とを有す
る第2の電極26が蒸着法やフォトリソグラフィ法など
により所定のパターンに形成される。第2の電極26の
電極本体部24は第1の電極18の電極本体部16に相
対向するように配設されるとともに、第2の電極26の
延長部25は隣接する第■の電極18から延び出す延長
部I7に跨がるように配設されて、両延長部17.25
は第5図(a) 、 (b)に示すように高エネルギー
ビームにてアモルファス半導体N20が除去されたスク
ライプ部22にて電気的に接続される。従って、第1の
電極18の電極本体部16/アモルファス半導体層20
/第2の電極26の電極本体部24によって構成される
発電Mk/i12は延長部17.25により集積される
こととなる。ここで、第2の電極26は第1の電極18
と同様の材料が用いられるが、絶縁基板14がガラスな
どの透明基板でありかつ第1の電極18がSnugなど
の透明電極である場合には、第2の電極26はAIなど
の金属電極が用いられる。
第2の電極26の上には、第5図(a)に示すように更
に、保護膜2日が被覆されて半導体装置lOが製造され
る。
に、保護膜2日が被覆されて半導体装置lOが製造され
る。
本実施方法によれば、マスクなどを用いずに集111部
となる延長部を形成し得るため、アモルファス半導体層
の端部に堆積不良や細孔などの不具合が発生することは
なく、しかも延長部の幅は高エネルギービームにてアモ
ルファス半導体層を除去し得るものであれば足りるため
、集積部面積を大幅に減少させることが可能となる。よ
り具体的には、スクライブ部の幅は約0.02〜0.3
am程度であるため、集積部の幅は0.5m+s以下
にすることが可能となる。従来の製造方法では、半導体
装置の面積に対する有効発電領域の面積の率、即ち有効
発電領域の面積率は60〜80%にすぎなかったが、本
発明方法によると、その面積率は80%以上になる。
となる延長部を形成し得るため、アモルファス半導体層
の端部に堆積不良や細孔などの不具合が発生することは
なく、しかも延長部の幅は高エネルギービームにてアモ
ルファス半導体層を除去し得るものであれば足りるため
、集積部面積を大幅に減少させることが可能となる。よ
り具体的には、スクライブ部の幅は約0.02〜0.3
am程度であるため、集積部の幅は0.5m+s以下
にすることが可能となる。従来の製造方法では、半導体
装置の面積に対する有効発電領域の面積の率、即ち有効
発電領域の面積率は60〜80%にすぎなかったが、本
発明方法によると、その面積率は80%以上になる。
以上、本発明の一実施例を詳述したが、本発明方法は上
述の実施例に限定されるものではない。
述の実施例に限定されるものではない。
たとえば、第6図に示すように、第1の電極18の延長
部17上のアモルファス半導体層20が高エネルギービ
ームにて線条に除去されたスクライブ部22において、
第2の電極26の延長部25が配設されないスクライブ
部22に電気的良導体からなるメタル30を蒸着させて
も良い、メタル30は第2の電極26と異なる材質を用
いても良く、あるいは第2の電極26と一体的に形成す
ることも可能である。本例によれば、スクライブ部22
における、第1の電極18と第2の電極26との接続抵
抗を小さくすることができる。
部17上のアモルファス半導体層20が高エネルギービ
ームにて線条に除去されたスクライブ部22において、
第2の電極26の延長部25が配設されないスクライブ
部22に電気的良導体からなるメタル30を蒸着させて
も良い、メタル30は第2の電極26と異なる材質を用
いても良く、あるいは第2の電極26と一体的に形成す
ることも可能である。本例によれば、スクライブ部22
における、第1の電極18と第2の電極26との接続抵
抗を小さくすることができる。
また、第7図乃至第8図に示すように、絶縁基板14上
に形成された第1の電極18の延長部17を含む他の第
1の電極18に隣接する周縁部上に、Cr、Ni、Ti
などの電気的良導体からなる薄膜32を蒸着法などによ
り被着させた後、前述と同様にアモルファス半導体11
ff120の被着工程、高エネルギービームによるアモ
ルファス半導体層20の除去工程及び第2の電極26の
形成工程を行っても良い。このようにすれば、発電領域
12において発電された電流は、第1の電極18を流れ
て直接に集積部である延長部17に導出させられるだけ
でなく、第1の電極18から電気的良導体からなる薄膜
32に流れて迅速に延長部17に導出させられる0本例
によれば、発電された電流が抵抗の大きいSnO,など
から成る第1の電極18を流れる際に生ずる出力ロスを
、薄膜32に電流を導出することによって減少させるこ
とができ、太陽光発電装置やその他の大電流を発生させ
る半導体装置に適用すれば効果がある。
に形成された第1の電極18の延長部17を含む他の第
1の電極18に隣接する周縁部上に、Cr、Ni、Ti
などの電気的良導体からなる薄膜32を蒸着法などによ
り被着させた後、前述と同様にアモルファス半導体11
ff120の被着工程、高エネルギービームによるアモ
ルファス半導体層20の除去工程及び第2の電極26の
形成工程を行っても良い。このようにすれば、発電領域
12において発電された電流は、第1の電極18を流れ
て直接に集積部である延長部17に導出させられるだけ
でなく、第1の電極18から電気的良導体からなる薄膜
32に流れて迅速に延長部17に導出させられる0本例
によれば、発電された電流が抵抗の大きいSnO,など
から成る第1の電極18を流れる際に生ずる出力ロスを
、薄膜32に電流を導出することによって減少させるこ
とができ、太陽光発電装置やその他の大電流を発生させ
る半導体装置に適用すれば効果がある。
以上、本発明方法の実施例において、集積部を形成する
延長部17.25を発電領域12の両端部に設けたが、
一端部にのみ設けても良く、半導体装置の発電量によっ
て選択し得る。
延長部17.25を発電領域12の両端部に設けたが、
一端部にのみ設けても良く、半導体装置の発電量によっ
て選択し得る。
その他、本発明方法は第9図乃至第10図に示すように
、第1の電極18の延長部34を隣接する第1の電極1
8側に延び出さないように形成して、その延長部34上
に施された高エネルギービームによるスクライブ部22
にて第1の電極18と第2の電極26とが電気的に接続
されるように、第2の電極26の延長部36を形成する
ことも可能である。
、第1の電極18の延長部34を隣接する第1の電極1
8側に延び出さないように形成して、その延長部34上
に施された高エネルギービームによるスクライブ部22
にて第1の電極18と第2の電極26とが電気的に接続
されるように、第2の電極26の延長部36を形成する
ことも可能である。
また、第11図に示すように、第1の電極38には延長
部を設けず、適宜、高エネルギービームにてアモルファ
ス半導体N20が除去されたスクライブ部22に、第2
の電極26の延長部25が第1の電極38に跨がるよう
にして接続されても良い。
部を設けず、適宜、高エネルギービームにてアモルファ
ス半導体N20が除去されたスクライブ部22に、第2
の電極26の延長部25が第1の電極38に跨がるよう
にして接続されても良い。
更に、第12図乃至第13図に示すように、第1の電極
40の延長部42を隣接する他の第1の電極40の切欠
き部44に配設して、高エネルギービームによるアモル
ファス半導体層20のスクライブ部22を延長部42上
に集積方向と直角方向に形成した後、延長部を有しない
第2の電極46を第1の11極40に相対向させて配設
し、スクライブ部22にて第1の電極40と第2の電極
46とを接続させても良い。
40の延長部42を隣接する他の第1の電極40の切欠
き部44に配設して、高エネルギービームによるアモル
ファス半導体層20のスクライブ部22を延長部42上
に集積方向と直角方向に形成した後、延長部を有しない
第2の電極46を第1の11極40に相対向させて配設
し、スクライブ部22にて第1の電極40と第2の電極
46とを接続させても良い。
また逆に、第14図乃至第15図に示すように、延長部
を有しない第1の電極48の適宜箇所に、その電極48
の上に被着したアモルファス半導体層20の上部から高
エネルギービームにて集積方向と直角方向に一部、スク
ライブ部22を設け、次いで第2の電極50の延長部5
2を隣接する第1の電極48側に跨がるようにしてスク
ライプ部22上に配設し、そのスクライブ部22にて第
1の電極48と第2の電極50とを電気的に接続させる
ことも可能である。
を有しない第1の電極48の適宜箇所に、その電極48
の上に被着したアモルファス半導体層20の上部から高
エネルギービームにて集積方向と直角方向に一部、スク
ライブ部22を設け、次いで第2の電極50の延長部5
2を隣接する第1の電極48側に跨がるようにしてスク
ライプ部22上に配設し、そのスクライブ部22にて第
1の電極48と第2の電極50とを電気的に接続させる
ことも可能である。
以上いずれの例においても、さらに発電領域の集積部面
積を減少させることができる。
積を減少させることができる。
以上、本発明方法の実施例を図面に基づいて詳しく説明
したが、その他、第1の電極又は第2の電極の適宜箇所
に電気的良導体からなる薄膜を設けることも可能である
等、本発明方法はその趣旨を逸脱しない範囲内で、当業
者の知識に基づき種々なる変形、改良、修正を加えた態
様で実施し得るものである。
したが、その他、第1の電極又は第2の電極の適宜箇所
に電気的良導体からなる薄膜を設けることも可能である
等、本発明方法はその趣旨を逸脱しない範囲内で、当業
者の知識に基づき種々なる変形、改良、修正を加えた態
様で実施し得るものである。
実施例1
第16図に示す太陽電池を第1図乃至第5図に示す方法
で製造した。
で製造した。
絶縁基板として外形寸法35+++mX 15m+w、
厚さ1.1mmのガラス製の透明基板54を用い、その
透明基板54上に第1の電極として厚さ200〜500
0人のSnO,から成る透明電極56を4箇所に分離し
て形成した。透明電極56は、感光領域となる電極本体
部と発電に寄与しない延長部とからなるパターンをフォ
トリングラフィにて形成した。
厚さ1.1mmのガラス製の透明基板54を用い、その
透明基板54上に第1の電極として厚さ200〜500
0人のSnO,から成る透明電極56を4箇所に分離し
て形成した。透明電極56は、感光領域となる電極本体
部と発電に寄与しない延長部とからなるパターンをフォ
トリングラフィにて形成した。
次に、透明電極56上に厚さ5000〜7000人のア
モルファスシリコン半導体Jll!5Bを被着した。ア
モルファスシリコン半導体層58はその内部に層面と平
行に形成されたpin接合にて構成されていて、具体的
には透明電極上に先ずP型アモルファスシリコン半導体
層/i型アモルファスシリコン半8体層/n型アモルフ
ァスシリコン半導体層の順に公知の方法で積層した。
モルファスシリコン半導体Jll!5Bを被着した。ア
モルファスシリコン半導体層58はその内部に層面と平
行に形成されたpin接合にて構成されていて、具体的
には透明電極上に先ずP型アモルファスシリコン半導体
層/i型アモルファスシリコン半8体層/n型アモルフ
ァスシリコン半導体層の順に公知の方法で積層した。
その後、透明電極56の延長部上のアモルファスシリコ
ン半導体N58をYAGレーザにて集積方向と平行に線
条に除去した。使用したYAGレーザは、波長1.06
μm、出力6W、パルス周波数25kllzの条件であ
った。また、YAGレーザにてアモルファスシリコン半
導体1’55Bが除去されたスクライブ部60の幅は約
50μmであった。
ン半導体N58をYAGレーザにて集積方向と平行に線
条に除去した。使用したYAGレーザは、波長1.06
μm、出力6W、パルス周波数25kllzの条件であ
った。また、YAGレーザにてアモルファスシリコン半
導体1’55Bが除去されたスクライブ部60の幅は約
50μmであった。
次に、第2の電極(62)としてアルミニウムAIを圧
力5 X 10−”Torrの下で、アモルファスシリ
コン半導体層58の上に所定のパターンに蒸着した。厚
さは約2000人であった。スクライブ部60をB察す
ると第5図(a)又は(b)に示す断面を呈していて、
ある発電領域の透明電極56と隣接する発電領域のA!
電極62とはスクライブ部60で接続されていた。また
、接続箇所の抵抗値を測定すると、lΩ/C11以下で
あり、実用上問題のない値であった。
力5 X 10−”Torrの下で、アモルファスシリ
コン半導体層58の上に所定のパターンに蒸着した。厚
さは約2000人であった。スクライブ部60をB察す
ると第5図(a)又は(b)に示す断面を呈していて、
ある発電領域の透明電極56と隣接する発電領域のA!
電極62とはスクライブ部60で接続されていた。また
、接続箇所の抵抗値を測定すると、lΩ/C11以下で
あり、実用上問題のない値であった。
なお、本実施例においては比較のため、有効発電領域外
周部と基板との間隔を1ma+に設定し、隣合う発電領
域の間隔を0.5mmに設定した。また、集積部の幅は
本発明方法によれば0.5mm以下に形成し得るが、本
実施例ではla+nで形成した。
周部と基板との間隔を1ma+に設定し、隣合う発電領
域の間隔を0.5mmに設定した。また、集積部の幅は
本発明方法によれば0.5mm以下に形成し得るが、本
実施例ではla+nで形成した。
このようにして得られたアモルファスシリコン太陽電池
の有効発電領域の面積率は78%であった。また、この
太陽電池の出力をFL1001uxO下で調べた。その
結果を第17図に横軸に出力電圧を、縦軸に出力電流を
とって示す。
の有効発電領域の面積率は78%であった。また、この
太陽電池の出力をFL1001uxO下で調べた。その
結果を第17図に横軸に出力電圧を、縦軸に出力電流を
とって示す。
比較例1
第20図に示す構造の太陽電池を実施例1と同様の条件
で製造し、同一の条件で、得られた太陽電池の有効発電
領域の面積率と出力とを調べた。
で製造し、同一の条件で、得られた太陽電池の有効発電
領域の面積率と出力とを調べた。
但し、有効発電領域外周部と基板との間隔はll+1f
fiに設定したが、集積部の幅は従来方法にて実施した
結果、l+uwであった。
fiに設定したが、集積部の幅は従来方法にて実施した
結果、l+uwであった。
その結果、有効発電領域の面積率は74.3%であった
。また、その出力は第17図に一点禎腺で示す通りであ
った。 ゛ 比較例2 第21図に示す構造の太陽電池を実施例1と同様の条件
で製造し、同一の条件で、得られた太陽電池の有効発電
領域の面積率と出力とを調べた。
。また、その出力は第17図に一点禎腺で示す通りであ
った。 ゛ 比較例2 第21図に示す構造の太陽電池を実施例1と同様の条件
で製造し、同一の条件で、得られた太陽電池の有効発電
領域の面積率と出力とを調べた。
但し、有効発電領域外周部と基板との間隔は1mmに設
定し、隣合う発電領域の間隔0 、5mmに設定した。
定し、隣合う発電領域の間隔0 、5mmに設定した。
また、集積部の幅は従来方法にて実施した結果、211
I11であった。
I11であった。
その結果、有効発電領域の面積率は72%であった。ま
た、その出力は第17図に二点鎖線で示す通りであった
。
た、その出力は第17図に二点鎖線で示す通りであった
。
実施例2
第18図に示すように、透明電極56の延長部を含む他
の透明電極56と隣接する周縁部に、幅0.2 mmの
クロムCrから成る薄膜64を蒸着させた構造の太陽電
池を、前記実施例1と同様の条件で製造した。
の透明電極56と隣接する周縁部に、幅0.2 mmの
クロムCrから成る薄膜64を蒸着させた構造の太陽電
池を、前記実施例1と同様の条件で製造した。
得られた太陽電池の出力をソーラーシュミレータAM(
Air Mass) 1 (100mW/cm”)で
調べた。その結果を第19図に、横軸に出力電圧を、縦
軸に出力電流をとって示す。
Air Mass) 1 (100mW/cm”)で
調べた。その結果を第19図に、横軸に出力電圧を、縦
軸に出力電流をとって示す。
比較例3
前述の比較例1と同じ太陽電池を用いて、その出力を実
施例2と同じ条件で調べた。
施例2と同じ条件で調べた。
その結果を第19図に一点鎖線で示す。
〔発明の効果]
本発明方法は、高エネルギービームにてアモルファス半
導体層の一部を線条に除去したスクライブ部で、ある発
電領域の第1の電極と隣接する発電領域の第2の電極と
を接続したため、接続部すなわち集積部の幅を小さくで
き、もって集積部面積の減少換言すれば有効発電領域の
増加が可能となった。しかも、アモルファス半導体層の
形成に際し、マスクなどを用いないため、さらに集積部
面積の減少が可能となるだけでなく、マスクなどの影響
によるアモルファス半導体の堆積不良や細孔の発生など
、不具合が生ずることはない。更に、スクライブ部はあ
る発電領域の第1の電極又は隣接する発電領域の第2の
電極のいずれか一方又は双方から延び出す延長部で形成
され、その延長部は発電には寄与しないため、高エネル
ギービームの照射に伴うアモルファス半導体層の変質な
どによる影響を考慮する必要がないなど、本発明は価れ
た効果を奏する。
導体層の一部を線条に除去したスクライブ部で、ある発
電領域の第1の電極と隣接する発電領域の第2の電極と
を接続したため、接続部すなわち集積部の幅を小さくで
き、もって集積部面積の減少換言すれば有効発電領域の
増加が可能となった。しかも、アモルファス半導体層の
形成に際し、マスクなどを用いないため、さらに集積部
面積の減少が可能となるだけでなく、マスクなどの影響
によるアモルファス半導体の堆積不良や細孔の発生など
、不具合が生ずることはない。更に、スクライブ部はあ
る発電領域の第1の電極又は隣接する発電領域の第2の
電極のいずれか一方又は双方から延び出す延長部で形成
され、その延長部は発電には寄与しないため、高エネル
ギービームの照射に伴うアモルファス半導体層の変質な
どによる影響を考慮する必要がないなど、本発明は価れ
た効果を奏する。
第1図は本発明方法で製造された半導体装置の一例を示
す正面図である。第2図乃至第5図は第1図に示す半導
体装置の製造工程の要点を説明するための図であり、第
2図は絶縁基板上に第1の電極を形成した状態を示す正
面図、第3図(a)はアモルファス半導体層にスクライ
ブ部を形成した状態を示す正面図、同図(b)はアモル
ファス半導体層を形成した状態を示す断面図、第4図(
a)及び同図(b)はそれぞれスクライブ部を示す断面
図、第5図(a)は第1図に示す半導体装置の断面図、
同図(b)及び同図(C)はそれぞれ集積部の断面図で
ある。 第6図乃至第15図は本発明方法の他の実施例を説明す
るだめの図であり、第6図は他の実施形態を示す正面図
、第7図乃至第8図は更に他の実施形態を示す図であり
、第7図は絶縁基板に第1の電極を形成した状態を示す
正面図、第8図は得られた半導体装置の正面図である。 第9図乃至第10図は更に他の実施形態を示す図であり
、第9図は一工程を示す部分正面図、第10図は得られ
た半導体装置の部分正面図である。第11図は更に他の
実施形態を示す正面図であり、第12図乃至第13図及
び第14図乃至第15図はそれぞれ更に他の実施形態を
示す図であり、第12図は一工程を示す部分正面図、第
13図は得られた半導体装置の部分正面図、第14図は
一工程を示す部分正面図、第15図は得られた半導体装
置の部分正面図である。 第16図は実施例1−で用いた半導体装置の正面図であ
り、第17図はFLlooluxにおける半導体装置の
出力を示す図である。第18図は実施例2で用いた半導
体装置の正面図であり、第19図はソーラーシュミレー
タA M 1 、100mW/am”における半導体
装置の出力を示す図である。 第20図は従来の半導体装置の一例を示す図であり、同
図(a)は正面図、同図(b)は側面図である。第21
図は従来の半導体装置の他の一例を示す図であり、同図
(a)は正面図、同図(b)は断面図である。 10i半導体装置 12;発電領域14.54;
絶縁基板 ′ 17.34,42i延長部(第1の電極)IEI、3B
、40.48.5G、第1の電極20.58;アモルフ
ァス半導体層 22、.60.スクライブ部 25.36,52;延長部(第2の電極)26.46,
50,62i第2の電極 30;メタル 32;薄膜 第2図 第3図 (b) ]4 第43 (a) (b) 第5図 (b) (c) 第6図 第7図 第9図 第12図 第15 図 第16図 第18図 第!7図 (V) 第19図 (V)
す正面図である。第2図乃至第5図は第1図に示す半導
体装置の製造工程の要点を説明するための図であり、第
2図は絶縁基板上に第1の電極を形成した状態を示す正
面図、第3図(a)はアモルファス半導体層にスクライ
ブ部を形成した状態を示す正面図、同図(b)はアモル
ファス半導体層を形成した状態を示す断面図、第4図(
a)及び同図(b)はそれぞれスクライブ部を示す断面
図、第5図(a)は第1図に示す半導体装置の断面図、
同図(b)及び同図(C)はそれぞれ集積部の断面図で
ある。 第6図乃至第15図は本発明方法の他の実施例を説明す
るだめの図であり、第6図は他の実施形態を示す正面図
、第7図乃至第8図は更に他の実施形態を示す図であり
、第7図は絶縁基板に第1の電極を形成した状態を示す
正面図、第8図は得られた半導体装置の正面図である。 第9図乃至第10図は更に他の実施形態を示す図であり
、第9図は一工程を示す部分正面図、第10図は得られ
た半導体装置の部分正面図である。第11図は更に他の
実施形態を示す正面図であり、第12図乃至第13図及
び第14図乃至第15図はそれぞれ更に他の実施形態を
示す図であり、第12図は一工程を示す部分正面図、第
13図は得られた半導体装置の部分正面図、第14図は
一工程を示す部分正面図、第15図は得られた半導体装
置の部分正面図である。 第16図は実施例1−で用いた半導体装置の正面図であ
り、第17図はFLlooluxにおける半導体装置の
出力を示す図である。第18図は実施例2で用いた半導
体装置の正面図であり、第19図はソーラーシュミレー
タA M 1 、100mW/am”における半導体
装置の出力を示す図である。 第20図は従来の半導体装置の一例を示す図であり、同
図(a)は正面図、同図(b)は側面図である。第21
図は従来の半導体装置の他の一例を示す図であり、同図
(a)は正面図、同図(b)は断面図である。 10i半導体装置 12;発電領域14.54;
絶縁基板 ′ 17.34,42i延長部(第1の電極)IEI、3B
、40.48.5G、第1の電極20.58;アモルフ
ァス半導体層 22、.60.スクライブ部 25.36,52;延長部(第2の電極)26.46,
50,62i第2の電極 30;メタル 32;薄膜 第2図 第3図 (b) ]4 第43 (a) (b) 第5図 (b) (c) 第6図 第7図 第9図 第12図 第15 図 第16図 第18図 第!7図 (V) 第19図 (V)
Claims (3)
- (1)絶縁基板上に第1の電極、アモルファス半導体層
及び該第1の電極に相対向する第2の電極が積層されて
なる複数の発電領域が集積された半導体装置の製造方法
において、 前記絶縁基板上に複数の第1の電極を形成するとともに
該複数の第1の電極の上にアモルファス半導体を被着し
た後、相隣合う第1の電極のうちいずれか一方の第1の
電極上に形成されたアモルファス半導体層の一部を高エ
ネルギービームにて除去し、次いでアモルファス半導体
層が除去された部分から他方の第1の電極上に被着され
たアモルファス半導体層の上に跨がって第2の電極を複
数形成するようにしたことを特徴とする半導体装置の製
造方法。 - (2)前記第1の電極又は第2の電極のいずれか一方又
は双方に隣接する他の第1の電極側又は第2の電極側に
延び出す延長部を有し、該延長部において高エネルギー
ビームによりアモルファス半導体層を除去して、任意の
発電領域の第1の電極と隣接する発電領域の第2の電極
とを接続するようにしたことを特徴とする特許請求の範
囲第1項に記載の半導体装置の製造方法。 - (3)前記第1の電極を形成した後、該第1の電極の少
なくとも前記高エネルギービームにてアモルファス半導
体層の一部が除去される側であって他の第1の電極と隣
接する周縁部に、電気的良導体からなる薄膜を被着する
ことを特徴とする特許請求の範囲第1項又は第2項に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251317A JPH0193174A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251317A JPH0193174A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193174A true JPH0193174A (ja) | 1989-04-12 |
Family
ID=17221011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251317A Pending JPH0193174A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193174A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5131954A (en) * | 1990-10-15 | 1992-07-21 | United Solar Systems Corporation | Monolithic solar cell array and method for its manufacturing |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124175A (ja) * | 1982-12-29 | 1984-07-18 | Kanegafuchi Chem Ind Co Ltd | 光起電力装置 |
| JPS59220978A (ja) * | 1983-05-31 | 1984-12-12 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| JPS61199672A (ja) * | 1985-02-28 | 1986-09-04 | Fuji Electric Co Ltd | 光起電力装置 |
| JPS6276786A (ja) * | 1985-09-30 | 1987-04-08 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| JPS62232176A (ja) * | 1986-03-31 | 1987-10-12 | Kyocera Corp | 光起電力装置 |
| JPS62232175A (ja) * | 1986-03-31 | 1987-10-12 | Kyocera Corp | 光起電力装置の製造方法 |
-
1987
- 1987-10-05 JP JP62251317A patent/JPH0193174A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124175A (ja) * | 1982-12-29 | 1984-07-18 | Kanegafuchi Chem Ind Co Ltd | 光起電力装置 |
| JPS59220978A (ja) * | 1983-05-31 | 1984-12-12 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| JPS61199672A (ja) * | 1985-02-28 | 1986-09-04 | Fuji Electric Co Ltd | 光起電力装置 |
| JPS6276786A (ja) * | 1985-09-30 | 1987-04-08 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| JPS62232176A (ja) * | 1986-03-31 | 1987-10-12 | Kyocera Corp | 光起電力装置 |
| JPS62232175A (ja) * | 1986-03-31 | 1987-10-12 | Kyocera Corp | 光起電力装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5131954A (en) * | 1990-10-15 | 1992-07-21 | United Solar Systems Corporation | Monolithic solar cell array and method for its manufacturing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542578A (en) | Method of manufacturing photovoltaic device | |
| US5268037A (en) | Monolithic, parallel connected photovoltaic array and method for its manufacture | |
| GB2146173A (en) | Photoelectric conversion device and manufacture thereof | |
| JPH04276665A (ja) | 集積型太陽電池 | |
| US11646387B2 (en) | Laser assisted metallization process for solar cell circuit formation | |
| JP2010251667A (ja) | 太陽電池 | |
| WO2019148774A1 (zh) | 薄膜太阳能电池的制备方法 | |
| JP4171166B2 (ja) | 光起電力装置及びその製造方法 | |
| TWI529954B (zh) | 太陽能電池、其模組及其製造方法 | |
| JPH1079522A (ja) | 薄膜光電変換装置およびその製造方法 | |
| JPS616828A (ja) | 集積型光起電力装置の製造方法 | |
| JPH0193174A (ja) | 半導体装置の製造方法 | |
| JPH09219530A (ja) | カルコパイライト構造半導体薄膜太陽電池及びその製造方法 | |
| JPS6213829B2 (ja) | ||
| JPH06268241A (ja) | 薄膜太陽電池およびその製造方法 | |
| JP2003101048A (ja) | 光起電力装置の製造方法 | |
| JPS62142368A (ja) | 薄膜半導体装置の製造方法 | |
| JP3155459B2 (ja) | 集積型非晶質半導体太陽電池の製造方法及び集積型非晶質半導体太陽電池 | |
| JPH0519991B2 (ja) | ||
| JPH0555612A (ja) | 集積型アモルフアス太陽電池の製造方法 | |
| JPS63261883A (ja) | 光起電力装置の製造方法 | |
| JPH065779B2 (ja) | 太陽電池装置の製造方法 | |
| JP7547270B2 (ja) | 半導体ウエハ及び太陽電池セル製造方法 | |
| JPS6261376A (ja) | 太陽電池装置 | |
| JPH0443432B2 (ja) |