JPH0195332A - 論理型情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はＰｒｏｌｏｇ　のような述語論理型言語の実行
に適した知識情報処理装置に係り、特にタグ付データの
アクセスの高速アクセス方式を有する論理型情報処理装
置に関する。

（従来の技術） 従来の手続型言＠　（Ｆｏｒｔｒａｎ、　Ｃ，Ｃｏｂｏ
ｌ等）と異なりＰｒｏｌｏｇ　　のような論理型言語で
は、データのタイプに応じて処理内容が変わる。

このため、このような論理型言語を効率良く高速に実行
するためにデータのタイプを表わすタグを、全てのデー
タに付加する事が行なわれる。このタグ付データの例を
第５図に示す。

このようにデータをすべてタグ付データで表わすため、
ハードウェアはタグ部を評価することによってデータ部
の処理内容を変えられるため高速実行が可能である。

ここでハードウェアの動作をさらに詳細に考える。Ｄ、
Ｈ，ＤＷａｖｖｅｎ　　ノＰｒｏｌｏｙ　　用命令セッ
トノ中でｇｅｔ　−１ｉｓｔ　Ａｉという命令の実行に
ついて考えると、その処理はＡｉレジスタのタグ値によ
り第６図に示すようなものとなる。

５ｔｅｐ　ｌではＡｉのタグ値によりマルチウェイジャ
ンプを行ない、タグ値が’ＲＥＦ’であった場合にはＡ
ｉの中味がす７ラレンスポインタであるのでＡｉのデー
タ部をアドレスとしてＡｉＫメモリから新たなデータを
リードする。タグ値がＩＬＩＳＴ＋　であった場合、’
ＵＶ’であった場合はＬＩＳＴの処理、変数の処理が行
なわれ、Ｔａｇ値がそれ以外のデータであった場合には
、　ｆａｉｌ処理によりバックトラックが発生する。

ここで問題となるのは、タグ値が’ＲＥＦＩであった場
合で、タグ値をチエツクした後、メモリアクセスを開始
するため処理ステップ数が多くなシ、速度が低下する。

この処理速度の低下を防ぐため、５ｔｅｐ１でタグ値が
ＩＲＥＦ　’であった場合に備えて、　５ｔｅｐ１でタ
グ値によるマルチウェイジャンプと同時にメモリ起動を
行なう事も従来行なわれているがこの場合、メモリアク
セスが有効であるのはＴａｇ　＝　’ＲＥＦ　’の時の
みで他の場合には無意味なメモリアクセスを行なった事
になる。この無意味なメモリ起動のためにキャッシュメ
モリがヒツトしなかった場合には、キャッシュメモリが
メインメモリから無意味なデータとロードして来る事に
なシ、大きなオーバヘッドを引き起こすという欠点があ
った。

（発明が解決しようとする問題点） この様に従来方式によれば、タグ値によるマルチウェイ
ジャンプと同時にメモリ起動を行なっていたため、無駄
なメモリアクセスが頻繁に生じこれが大きなオーバヘッ
ドになるという欠点が有った。

そこで本発明の目的は、無駄なメモリアクセス無しに高
速実行を行なう論理型情報処理装置を提供する事にある
。

〔発明の構成〕

（問題点を解決する九めの手段） 本発明は、゛タグ付データの処理を行なう論理型情報処
理装置において、タグ付ポインタによるメモリアクセス
を指定したタグの値とタグ付ポインタ中のタグとの比較
によシアポートする手段を有する事を特徴とするもので
ある。

（作用） 本発明は、メモリ起動時にタグ付ポインタで表わされる
メモリアドレスとアクセス属性としてのタグを指定する
事によシ、２つのタグを比較してメモリ起動をアポート
するか否かを判定する手段を持つ事を特徴とする。

（夾絶倒） 以下、本発明の一実施例を図面を参照して説明する。

第１図に本発明の一実施例を示す。

１はレジスタファイルで３２　ｂｉｔ　６４ｗｏｒｄ　
。

容量を持つ。２つのボートからのライト、２つのボート
からのリードを同時に行なう事ができる。

２はＡＬＵで、レジスタファイルから読出された２つの
３２　ｂｉｔデータの演算を行なう。ＡＬＵ２の出力は
レジスタファイル１、データセレクタ５ＥＬ９を通して
、ＭＡＲ３に書き込む事ができる。４はキャッシュメモ
リで、ＭＡＲ，３よシ与えられたアドレスに対応するデ
ータをゲー）ＭＲ，Ｄ５１Ｃ出力し、レジスタファイル
１に書き込む。６は、全体のコントロールを行なうマイ
クロプログラムを格納するＲＯＭである。コントロール
情報はパイプラインレジスタ７に−たんラッチされた後
各部に供給される。８はメモリアクセスをコントロール
する部分でＭＡＲに供給されるアドレスに付随するタグ
と、パイプラインレジスタからイミーディエイト値とし
て供給されるタグ値とを比較して、メモリサイクルをア
ポートするか否かを決定する。２つのタグ値がどのよう
な条件の時にメモリサイクルをアポートするかはパイプ
ラインレジスタ７からアポートコントロール情報として
直接指示を行なう。

メモリアクセスコントロール部の内部の詳細図を第２図
に示す。メモリアクセスコントロール部はパイプライン
レジスタから指定される。アポートコントロール情報に
従い第３図のような動作を行なう。

メモリアクセスコントロール部を持った場合の前述のｇ
ｅｔ−１ｉｓｔ　Ａｉ処理フローは、第４図のようにな
る。この処理ステップは几ＯＭ６に格納されているマイ
クロプログラムによ一シ制御される。

８ｔｅｐｌではＡｉの内容がｌ　ＲＥＦ　ｌであった場
合に備え、メモリ起動をかけると同時にもし、Ａｉのタ
グがｌ　ＲＥＦ　ｌでないならば、メモリサイクルをア
ポートするようにメモリアクセスコントロール部に指示
を行なう。また同じステップで、Ａｉのタグ値によシ、
１ＬＩ８Ｔｌ　’ＵＶＩ　　’ＲＥＦＩ　その他のタグ
処理ル−チンにマルチウェイジャンプを行なう。こうす
る事によシメモリデータリードが本当に必要である場合
（Ｔａｇ　＝’ＲＥＦ’　）以外は、メモリサイクルが
アポートされるため不要なメモリアクセスを引き起こす
事がなく、オーバヘッドが生じない。

尚、本実施例ではメモリ起動とアポート条件と全同一マ
イクロステップで指示するものを示したがメモリサイク
ルが複数サイクルかかる場合、−担メモリ起動をかけた
後後のステップでタグ判定を行ない、メモリサイクルを
途中で打切るようにする事も可能である。

またアポート指定条件の中にキャッシュがヒツトしなか
ったらアポートする機能、メインメモリのページフォー
ルトが発生したらアポートする機能、プロラクションバ
イオレーションが発生したらアポートする機能を付加す
る事も可能である。

この場合には、ステータス情報として、アポート情報を
参照可能にする必要がある。

゛またＩ　ＲＥＦ　’データはｌ　ＦＬＥＦ　ｌでない
データがメモリから読まれて来るまで、メモリ中をたぐ
る事が必要であるが、メモリコントロール部にｌ　ＲＢ
Ｆ　ｌデータチエツク機能を持たせ、マイクロプログラ
ムの制御とは独立にメモリをたぐる事により、たぐり処
理の高速化を行なう事が可能である。

〔発明の効果〕

本発明によれば、タグ値によるマルチウェイジャンプと
同時にメモリアクセスが行なわれるのは、Ｔａｇ　＝　
’　ＲＥＦ　’の時のみに限定される。従って無駄なメ
モリアクセス無しに高速実行が可能となり、その実用的
利点は絶大である。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成図、第２図は本発
明の一実施例のメモリコントロールのブロック図、第３
図は本発明の一実施例によるメモリコントロールの機能
を示す図、第４図は本発明の一実施例によるタグ付デー
タの処理フロー図、第５図は論理型情報処理装置の扱か
うタグ付データの構造を示す図、第６図は従来方式によ
るタグ付データの処理フロー図である。 １・・・レジスタファイル、２・・・ＡＬＵ、３・・・
ＭＡＲ１４・・・キャッシュメモリ、５・・・ＭＲＤ、
５・・・マイクロプログラムメモリ、７・・・パイプラ
インレジスタ、８・・・メモリアクセスコントロール、
９…ＳＥＬ。 代理人　弁理士　　則　近　憲　佑 同　　　　　　　　松　　山　　光　　２第　　２　図 第　　３　図 第　　５　図

Claims (1)

【特許請求の範囲】
1. タグ付データの処理を行なう論理型情報処理装置におい
   て、タグ付ポインタによるメモリアクセスを指定したタ
   グ値とタグ付ポインタ中のタグ値との比較によりメモリ
   アクセスをアポートする手段を備えたことを特徴とする
   論理型情報処理装置。