JPH0196691A - ビットマップデータ拡大回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例　　　・ 発明の効果 〔概要〕 ドツトの集合で形成されたビットマツプデータをドツト
の荒さが目立たないように高速処理して拡大するビット
マツプデータ拡大回路に関し、文字パターンの読出しか
ら、読出された文字パターンの拡大すべきドツトに対す
る周囲のドツトを黒とするか白とするかを計算して自動
的に判断し、滑らかに拡大する文字パターンに変換して
、メモリに書込むまでをハードウェアで実行することで
、処理時間を短縮することを目的とし、ドツトの集合で
構成されたビットマツプデータを記憶する記憶手段と、
記憶手段から読出されたビットマツプデータの拡大対象
ドツトが白か黒か、そ゛の周囲のドツトが白か黒かで、
拡大対象ドツトが拡大されて形成する正方形パターンの
四隅のドツトを白とするか黒とするかを判定する判定手
段と、拡大されたビットマツプデータの斜線部分が滑ら
かな斜線となる予め定められた複数の正方形パターンの
中から、拡大対象ドツトが白の場合中心部が白で、拡大
対象ドツトが黒の場合中心部が黒のバ多−ンを拡大率に
基づき選択し、拡大率が奇数か偶数かにより判定手段が
判定した結果を用　′いて、選択したパターンの周辺部
の白領域と黒領域を決定してメモリに書込む書込み手段
と、書込み手段が送出する拡大ドツトパターンを記憶す
るメモリとにより構成する。

〔産業上の利用分野〕

本発明はドツトの集合で形成されたビットマツプデータ
をドツトの荒さが目立たないように拡大する回路に係り
、特にハードウェアで高速処理するビットマツプデータ
拡大回路に関する。

近年、表示装置やプリンタ等において、文字等を表示し
たり印字する場合、文字パターンをドツトの集合で構成
し、ビットマツプデータとしてＲｏＭ等に記憶させ、文
字コードに対応して抗生して利用している。

この文字パターンはＲＯＭから読出されたまま使用され
る場合と、拡大して使用される場合公あるが、ＲＯＭか
ら読出した文字パターンをそのまま拡大した場合、拡大
率が大きい程ドツトの荒さが目立つようになる。

従って、文字パターンを拡大する時、ドツトの荒さを無
くし、滑らかな文字とするため、色々工夫されているが
、処理時間は短いことが必要である。

〔従来の技術〕

制御、拡大したドツトを黒とするか白とするかの条件判
断、拡大した文字パターンをビットマツプメモリに書込
む制御等をソフトウェアで実行している。

〔発明が解決しようとする問題点〕

上記の如〈従来は文字パターンの拡大はソフトウェアの
制御により実行しているため、処理時間が長く表示装置
やプリンタ等の処理効率が悪いという問題がある。

本発明は文字パターンの続出しから、読出された文字パ
ターンの拡大すべきドツトに対する周囲のドツトを黒と
するか白とするかを計算して自動的に判断し、滑らかに
拡大する文字パターンに変換してから、ビットマツプメ
モリに書込むまでをハードウェアで実行することで、滑
らかに拡大された文字パターンを得ると共に、処理時間
を短縮することを目的としている。

〔問題点を解決するための手段〕

第６図は拡大されたドツトパターンを説明する図である
。

例えば第６図（ａｌに示す「仕」という文字パターンを
拡大する場合、斜線部分が荒くなって来るため、拡大し
た文字パターンが滑らかに表現されるためには、第６図
（ａ）の例えば■の円で示す部分が第６図（ｂｌに示す
如く拡大される必要がある。この場合、第６図（Ｃ１は
第６図（ａｌの■の円で示す部分の４ドツトを表し、第
６図（ｂ）は第６図（Ｃ）の４ドツトを４倍に拡大した
例を示す。

第７図は拡大率に対応したドツトパターンを説明する図
である。

第７図（ａ）は１ドツトを３倍に拡大した場合を示し、
第７図（ｂ）は４倍、第７図（Ｃ）は５倍、第７図（ｄ
）は６倍に拡大した場合を夫々示す。

第６図（ｂ）に示す如（、拡大したドツトパターンを滑
らかにするには、第７図（ａ）〜（ｄ）に示す如く、拡
大された２個のドツトパターンが並んだ際に、ＡとＢに
示す如く２種類のドツトパターンが必要となる。即ち、
点線で示す如き境界で白か黒かを区分する必要がある。

この場合、奇数倍する時はＡとＢは同一のドツトパター
ンで良く、偶数倍する時はＡとＢのドツトパターンは異
なる。そして、拡大するドツト、即ち、拡大対象ドツト
が黒の場合は、中心部が黒でなければならない為、Ａの
ドツトパターンを用い、拡大対象ドツトが白の場合は、
中心部が白でなければならない為、Ｂのドツトパターン
を使用する。

第８図は拡大するドツトとその周囲のドツトを説明する
図である。

ビットマツプデータから拡大対象ドツトとその周囲の８
ドツトを取り出し、拡大対象ドツトが白か黒かの状態と
、その周囲のドツトが白か黒かの状態を参照する。

第８図において、拡大対象ドツトをｅとすれば、薯の周
囲のドツトはａ、ｂ、ｃ、ｄ、ｆ、ｇ、ｈ。

ｉである。このｅのドツトを拡大する場合、第６図（ｂ
ｌに示す如く、滑らかに拡大するための条件を下式によ
り算出する。そして、ａ　％　ｉの各ドツトが黒ならば
１”とし、白ならば“０”として計算する。

Ｘ＝ｅ Ｘ、＝ｅ　　（ａ＋ｂ＋ｄ） 十！　Ｘ　ｂ　Ｘ　ｄ　　（！　＋　ｅ　＋　ｉ　’）
　・（１１Ｘ１＝＝ｅ　　（ｂ＋ｃ＋ｆ） ＋　ｅ　Ｘ　ｂ　Ｘ　ｆ　　（？５　＋　ｍ　＋　Ｔ　
）　〜・−（２）Ｘｇｚ＝ｅ　　（ｄ”ｇ”ｌ’） ＋ｅｘｈｘｄ　　（Ｔ　＋ｇ＋１）−−−（３）Ｘｔ、
＝ｅ　　（ｆ　＋　ｉ＋ｈ） ＋　ｅ　ｘ　ｈ　ｘ　ｒ　　（Ｈ＋　Ｔ　＋　ｅ＞・−
−−＜４＞但し、Ｘ＋　　Ｘ＋＋＋　　Ｘｌｌ　　Ｘｚ
ｚ＋　　Ｘｚｔは第９図に示す如く、拡大対象ドラ）ｅ
が拡大された時形成される正方形のパターンの中心部を
Ｘとした時、４個所の角の位置Ｘｌｌ＋　ＸＩ！＋　Ｘ
ｔ＊＋　ＸｚＩに配置されるドツトが白か黒かを表す。

そして、例えばｅ＝“１”ならばｅ＝”０″であること
を示し、＋は論理和を表す。

即ち、上記ＸＩｌ＋　Ｘ１２．Ｘｔ、、Ｘｌｌは該正方
形パターンの周辺部、即ち、第７図■に示す部分を形成
する単数又は複数のドツトが白か黒かを指定することと
なる。

第１図は本発明の原理ブロック図である。

２２は記憶手段で、ビットマツプデータとしての文字パ
ターンを格納する。

２３は判、定手段で、第８図に示す正方形パターンのａ
−、−ｉの各ドツトの中、ａ−ｃの各ドツトと、ｄ−ｆ
の各ドツトと、ｇ　−、＝　ｉの各ドツトを、先頭ビッ
トａ、ｄ、ｇから夫々順次３回シフトし、前記（１）〜
（４）式を演算して、前記ｘ、、、ｘ、、、ｘ、、。

Ｘｌｌに対応する単数又は複数のドツトが、白か黒かを
判定する。

２４は書込み手段で、第９図に示す正方形パターンが隣
接して配置されることにより形成される拡大されるビッ
トマツプデータの斜線部分が、滑らかな斜線を形成する
ために、拡大率に応じて中心部Ｘに対する周辺部Ｘｔ＋
＋　Ｘ＋ｚ＋　Ｘｚｔ＋　Ｘｌｌの形状が定まる複数の
正方形パターンを予め記憶している。

そして、拡大率と拡大対象ドツトである第８図のｅが白
の場合、中心部Ｘが白で、拡大対象ドツトのｅが黒の場
合、中心部Ｘが黒のパターン、即ち、第７図に示す如き
Ａ又はＢのドツトパターンを選択する。そして、判定手
段２３が決定したＸ１１＋　　ＸＩ！、Ｘ！！＋　　Ｘ
ｌｌに対応する■の部分に対応するドツトを白か黒かに
して、メモリ１６に、拡大したビットマツプデータを書
込む領域を定めるアドレスを送出し、拡大された文字パ
ターンをメモリ１６に書込む制御を行う。

１６はメモリで、拡大された文字パターンを書込む。

判定手段２３は記憶手段２２から拡大対象ドツトとその
周囲のドツトを送出させ、順次３回シフトさせて、第８
図に示す如く９ドツトのドツトパターンを作成し、（１
１〜（４）式から第７図に示す■の位置が白か黒かを判
定する。

そして、書込み手段２４は拡大率が奇数か偶数か、又、
更に判定手段２３が送出する拡大対象ドツトが白か黒か
に基づき、第７図に示すＡパターンを使用するか、Ｂパ
ターンを使用するかを決定し、判定手段２３の判定結果
に基づき、第７図に示すドツトパターンの■で示す領域
を、黒とするか、白とするか指定して、メモリ１６に送
出し、拡大されたビットマツプデータを書込む構成とす
る。

〔作用〕

上記の如く構成することにより、判定手段２３は記憶手
段２２から拡大すべき文字パターンを読出し、拡大され
た文字パターンの斜線部分が滑らかとなるように、拡大
されたドツトの中で、黒となるべきドツトと、白となる
べきドツトを決定し、書込み手段２４はメモリ１６に書
込む際に使用するドツトパターンを選択し、拡大された
ドツトパターンの黒となるべきドツトと、白となるべき
ドツトを判定手段２３の判定結果に従って、メモリ１６
の領域に書込むことが可能となるため、滑らかに拡大さ
れた文字パターンを得ると共に、高速に処理することが
出来る。

（実施例〕 第２図は本発明の一実施例を示す回路のブロック図で、
第３図はＲＡＭのデータ読出しを説明する図で、第４図
とシフトレジスタの一例を示すブロック図で、第５図は
書込み制御回路の動作を説明する図である。

第２図において、読出し制御回路１８はＲＯＭ１Ｏのロ
ーアドレス０とカラムアドレス０を送出して、第３図に
示す如＜ＲＯＭｌ０からａで示すドツトを読出させ、シ
フトレジスタ１１に送出させる。

次にシフトレジスタ１１にシフトパルスを送出し、ロー
アドレスＯとカラムアドレス１を送出して、第３図に示
す如＜ＲＯＭｌ０からｂで示すドツトを読出させ、シフ
トレジスタ１１に送出させる。

次にシフトレジスタ１１にシフトパルスを送出し、ロー
アドレスＯとカラムアドレス２を送出して、第３図に示
す如＜ＲＯＭｌ０からＣで示すドツトを読出させ、シフ
トレジスタ１１に送出させる。

シフトレジスタ１１は第４図に示す如く、３個のＤフリ
ップフロップで構成され、フリップフロップ１９のＤ端
子にａ、ｂ、ｃの順にドツトを入力され、フリ７プフロ
ツプ１９〜２１のＴ端子にシフトパルスを供給されるこ
とにより、端子ＦにＣのドツトを、端子Ｇにｂのドツト
を、端子Ｈにａのドツトを夫々送出する。

シフトレジスタ１２及び１３も第４図と同様に構成され
ており、読出し制御回路１８からＲＯＭ１０のローアド
レス１とカラムアドレス０が送出され、次にローアドレ
ス１とカラムアドレス１が送出され、次にローアドレス
ｌとカラムアドレス２が送出され、シフトレジスタ１２
からはｆ、ｅ。

ｄの各ドツトが送出される。

又同様に、読出し制御回路１８からＲＯＭｌ０のローア
ドレス２とカラムアドレス０が送出され、次にローアド
レス２とカラムアドレス１が送出され、次にローアドレ
ス２とカラムアドレス２が送出され、シフトレジスタ１
３からはｉ、ｈ、ｇの各ドツトが送出される。

シフトレジスタ１１〜１３から３×３ドツト、　　゛即
ち、ａ　ｗ　ｉの各ドツトが判定回路１４に送出され、
判定回路１４は前記（１１〜（４）式に基づき、拡大ド
ツトの白か黒かを判定する。

例えば、第６図（Ｃ）を４倍に拡大して第６図（ｂ）と
する場合を説明する。第６図（Ｃ）の［相］で示すドツ
トに＋１）〜（４）式を適用すると、第８図に示すｅは
［相］に相当し、その周囲のドツトａ　ｗ　ｄ及びｆ　
ｗ　ｉの中ｆとｈに対応するドツトは黒で、その他は白
である。

従って、 Ｘ１＋＝　ｅ　（ａ　＋　ｂ　＋　ｄ）＋０ｘＯｘＯ（
、ｉ＋ｅ＋ｇ） ＝Ｏ（０＋Ｏ＋０） ＋０ＸＩＸ１　　　（１＋１　−ト　１　）＝０＋０＝
０となり、第８図に示すＸｔｔに対応する位置のドツト
は白である。

Ｘ、ｔ＝ｅ　　（ｂ＋ｃ＋ｆ） ＋０ｘＯｘＯ（ｅ＋ｘ＋Ｔ） ＝０　　（０＋０＋１） ＋０ＸＩＸ１　　（１＋１−＋−１） ＝０となり、同様にＸｔＺに対応する位置のドツトは白
である。

Ｘ、、＝１３　　（ｄ＋ｇ＋ｈ） ＋０ｘＯｘＯ（Ｔ＋ｇ＋ｍ） ＝Ｏ（０＋０＋１） ＋０ＸＩＸ１　　（１＋１＋１） 一〇であり、Ｘｔ□に対応する位置のドツトは白となる
。

ＸＨ＝ｅ　（ｆ＋ｉ＋ｈ） ＋ａｘｈｘｆ　　（ｇ＋Ｔ＋ζ） ＝０　（１＋０＋１） ＋０ＸＩＸ１　　（１＋１＋１） ＝１となり、ＸＺｔに対応する位置のドツトは黒となる
。

第６図（Ｃ）の［相］を４倍に拡大したものは、第６図
（ｂｌの［相］゛に該当し、第９図Ｘ１ｔに相当する位
置が黒となり、Ｘ、、、Ｘ、□、Ｘ２□に相当する位置
は白となることを示す。

第６図（Ｃ１の［相］で示すドツトに（１）〜（４）式
を適用すると、第８図に示すｅは［相］に相当し、その
周囲のドツトａ、ｂ、ｄ、ｆ、ｈ、ｉは白で、ｃ、ｅ。

ｇは黒である。

従って、 ＸＩＩ＝　ｅ　（ａ　＋　ｂ　＋　ｄ）＋５ｘｂｘｄ　
　（ｘ＋ａ＋ｇ） ＝１　　（０＋Ｏ＋０） ＋０ＸＯＸＯ（１＋０＋０） ＝０＋０＝０となり、第９図に示すＸ、に対応する位置
のドツトは白である。

ＸＢ＝ｅ　（ｂ＋ｃ＋ｆ） ＋０ｘＯｘＯ（ｅ＋ｉ＋Ｔ） ＝１　　（０＋１＋０） ＋０ｘＯｘＯ（０＋１＋１） ＝１となり、ＸｔＺに対応する位置のドツトは黒である
。

Ｘｔｚ＝ｅ　　（ｄ＋ｇ＋ｈ） ＋０ｘＯｘＯ（Ｔ＋ｇ＋１） ＝１　　（０＋１＋０） ＋０ＸＩＸ１　　（１＋０＋１） ＝１であり、ＸＺｔに対応する位置のドツトは黒となる
。

Ｘｔ＋＝ｅ　　（ｆ＋ｉ＋ｈ） ＋ａｘｈｘｆ　　（ｇ＋Ｔ＋ｅ） ＝１　　（０＋０＋Ｏ） ＋０ＸＯＸＯ（０＋１＋０） ＝０となり、Ｘ□に対応する位置のドツトは白となる。

第６図（Ｃ）の＠を４倍に拡大したものは、第６図（ｂ
）の［相］゛に該当し、第９図Ｘ１ｉｌとＸ２□に相当
する位置が黒となり、第９図Ｘ１ｔとＸ□に相当する位
置が白となることを示す。

第６図（Ｃ）の［相］で示すドツトに（１）〜（４）式
を適用すると、第８図に示すｅは［相］に相当し、その
周囲のドツトａ　＋　　ｂ　＋　　ｄ　＋　　ｆ　＋　
　ｈ　＋　　１は白で、ｃ、ｅ。

ｇは黒である。

従って、ＸＩＩ＋　Ｘｌｌ　ＸＨ＋　Ｘｔｔは第６図（
Ｃ）の［相］と同一の内容となる。即ち、第６図（Ｃ）
の［相］を４倍に拡大したものは、第６図（ｂ）の［相
］′に該当し、第９図Ｘ１ｔとＸＺＺに相当する位置が
黒となり、第９図Ｘ、とＸｔ、に相当する位置が白とな
ることを示す。

第６図（Ｃ）の０で示すドツトに（１）〜（４）式を適
用すると、第８図に示すｅは０に相当し、その周囲のド
ツトｂ、ｄは黒で、ａ、ｃ、ｅ−ｉは白である。

従って、 Ｘｚ＝　ｅ　（ａ　＋　ｂ　＋　ｄ） ＋５ｘｂｘｆ　（１−１−！＋ｇ） ＝Ｏ（０＋１＋１） ＋１ＸｈＸａ　（１＋１＋１） ＝０＋１＝１となり、第９図に示すＸｌｌに対応する位
置のドツトは黒である。

Ｘ、、＝ｅ　　（ｂ＋ｃ＋ｆ） ＋５ｘｂｘｆ　　（ｅ＋Ｉ＋Ｔ） ＝Ｏ（１＋０＋Ｏ） ＋１ＸｈＸａ　（１＋１＋１） ＝０となり、Ｘｌｌに対応する位置のドツトは白である
。

Ｘｚｚ＝　ｅ　（ｄ　十ｇ　＋　ｈ） ”＋１ＸｈＸａ　　（Ｔ−＋−ｇ＋Ｈ）＝Ｏ（１＋０＋
Ｏ） ＋１ＸｈＸａ　（１＋１＋１） ＝０であり、Ｘ、に対応する位置のドツトは白となる。

ＸＨ＝ｅ　（ｆ＋ｉ＋ｈ） ＋１ｘＱｘＱ　　（ｇ＋Ｔ＋ｅ） ＝０　　（０＋０＋Ｏ） ＋１ｘＱｘＱ　　（１＋１＋１） ＝０となり、Ｘｌｌに対応する位置のドツトは白となる
。

第６図（Ｃ１の０を４倍に拡大したものは、第６図（ｂ
ｌの０“に該当し、第９図Ｘ　Ｉ　ｌに相当する位置が
黒となり、ＸＩ２１　　ＸＨ，Ｌｔに相当する位置は白
となることを示す。

判定回路１４は上記計算結果に基づき、ＸとＸ１１＋　
Ｘｔｚ＋　Ｘ□、Ｘ、が白か黒かを判定し、選択回路１
５に送出する。書込み制御回路１７は読出し制御回路１
８が読出し完了を示すＲＥ倍信号送出により、判定回路
１４が送出するＸ、即ち、第８図ｅに対応する拡大すべ
きドツトが白か黒が、及び、拡大率が奇数か偶数かによ
り、選択回路１５を制御し、判定回路１４が送出するＸ
＋＋＋　　ＸＩ！＋Ｘ□、Ｘ！！の白か黒かを選択し、
メモリ１６に書込む。

第７図で説明した如く、拡大率が偶数ならば、Ｘが黒の
時はＡのパターンを、白の時はＢのパターンを使用する
。そして、拡大率が奇数ならば、Ａ、Ｂパターンに差が
無いので区別しない。

第６図（ｂ）は４倍の拡大率であるため、偶数であり、
第６図（Ｃ）の［相］はＸが白である。従って、前記の
条件から書込み制御回路１７は［相］のドツトを拡大し
てメモリ１６に書込ませる場合、第７図山）に示すＢパ
ターンを使用し、■に示す部分を白とするか、黒とする
かを選択回路１５が送出するＸ１ｌｌＸｌｚ、Ｘ！ｌ＋
　ｘｔｔにより決定し、メモリ１６に下記の如く書込む
。

第７図（ｂ）のＢパターンを使用する場合、ローアドレ
スに対して、カラムアドレスにより書込まれる各ドツト
の数は拡大率ｎと同数である。従って、第５図（ａ）に
示す如（、ローアドレス０に対し、カラムアドレスによ
り■と■に書込まれるドツトの数は夫々ｎ　／　２であ
り、カラムアドレスは０，１゜２、・−＝、（ｎ−１）
となる。

次のローアドレス１に対し、カラムアドレスにより■と
■に書込まれるドツトの数は（ｎ−２）／２であり、■
に書込まれるドツトの数は０＋２＝２である。

次のローアドレス２に対し、カラムアドレスにより書込
まれるドツトの数は（ｎ−４）／２となるが、ｎが４で
ある場合、（ｎ−４）／２＝０となるため、書込み制御
回路１７はこの０を検出すると、ローアドレス２に対し
、カラムアドレスで書込むドツト数はローアドレス１の
場合と同一であると判定し、■”、■゛、■゛には、夫
々■、■。

■と同一のドツト数を書込み、ローアドレス３に対し、
カラムアドレスで書込むドツト数はローアドレス０の場
合と同一であると判定し、■°、■”には、夫々■、■
と同一のドツト数を書込む。

そして、第６図（Ｃ）の［相］の場合、Ｘに該当する■
と■゛は白であり、上記の如＜（１）〜（４）式の計算
結果から、Ｘｌｌ＋　Ｘｔｔｓ　Ｘｔｔニ夫々該当スル
■■、■■、■゛■゛に書込むドツトは白とし、Ｘ□に
該当する■”■°に書込むドツトは黒とする。

第６図（Ｃ）の［相］はＸが黒である。従って、前記の
条件から書込み制御回路１７は［相］のドツトを拡大し
てメモリ１６に書込ませる場合、第７図世）に示すＡパ
ターンを使用し、■に示す部分を白とするか、黒とする
かを選択回路１５が送出するＸ１ｌｌＸｔｚ＋　　Ｘｇ
＋＋　　Ｘｚｚにより決定し、メモリ１６に下記の如く
書込む。

第７図世）のＡパターンを使用する場合、ローアドレス
に対して、カラムアドレスにより書込まれる各ドツトの
数は拡大率ｎと同数である。従って、第５図（ｂ）に示
す如く、ローアドレス０に対し、カラムアドレスにより
■と［相］に書込まれるドツトの数は夫々（ｎ−２）／
２であり、■に書込れるドツトの数は２である。そして
、カラムアドレスは０．１．．２．・・・・、（ｎ−１
）となる。

次のローアドレス１に対し、カラムアドレスにより■に
書込まれるドツトの数は■に書込まれた数２に２を加え
た２＋２＝４である。

次のローアドレス２に対し、カラムアドレスにより書込
まれるドツトの数は（ｎ−４）／２となるが、ｎが４で
ある場合、（ｎ−４）／２＝Ｏとなるため、書込み制御
回路１７はこの０を検出すると、ローアドレス２に対し
、カラムアドレスで書込むドツト数はローアドレス１の
場合と同一であると判定し、Ｏｏには、■と同一のドツ
ト数を書込み、ローアドレス３に対し、カラムアドレス
で書込むドツト数はローアドレス０の場合と同一である
と判定し、■゛、＠゛　には、夫々■、＠ｌと同一のド
ツト数を書込み、■゛には■と同一のドツト数を書込む
。

そして、第６−図（Ｃ１の◎の場合、Ｘに該当する■と
Ｏｏは黒であり、上記の如＜　（１）〜（４）式の計算
結果から、Ｘｌｌ、Ｘ□に夫々該当する■と［相］゛に
書込むドツトは白とし、Ｘ１□＋　　Ｘｔｚに該当する
■′と［相］に書込むドツトは黒とする。

第６図（Ｃ）の［相］はＸが黒である。従って、前記の
条件から書込み制御回路１７は［相］のドツトを拡大し
てメモリ１６に書込ませる場合、第７図（ｂ）に示すＡ
パターンを使用し、■に示す部分を白とするか、墨とす
るかを選択回路１５が送出するＸｌｌ。

Ｘ１□＋　Ｘ３．＋　Ｘｔｚにより決定し、メモリ１Ｇ
に書込むが、これは第６図（Ｃ）の■の場合と全（同一
であるため、詳細説明は省略する。

第６図（Ｃ）の＠はＸが白である。従って、前記の条件
から書込み制御回路１７は■のトン）％拡大してメモリ
１６に書込ませる場合、第７図世）に示すＢパターンを
、使用し、■に示す部分を白とするか、黒とするかを選
択回路１５が送出するＸ８．。

Ｘ、、、Ｘｚ、、Ｘ、、により決定し、メモリ１６に下
記の如く書込む。

第７図世）のＢパターンを使用する場合、ローアドレス
に対して、カラムアドレスにより書込まれる各ドツトの
数は拡大率ｎと同数である。従って、第５図（ａ）に示
す如く、ローアドレス０に対し、カラムアドレスにより
■と■に書込まれるドツトの数は夫々ｎ　／　２であり
、カラムアドレスは０，１゜２、−、　（ｎ−１）とな
る。

次のローアドレス１に対し、カラムアドレスにより■と
■に書込まれるドツトの数は（ｎ−２）／２であり、■
に書込まれるドツトの数は０＋２＝２である。

次のローアドレス２に対し、カラムアドレスにより書込
まれるドツトの数は（ｒｌ−４）／２となるが、ｎが４
である場合、（ｎ−４＞／２＝Ｏとなるため、書込み制
御回路１７はこの０を検出すると、ローアドレス２に対
し、カラムアドレスで書込むドツト数はローアドレス１
の場合と同一であると判定し、■゛、■”、■°には、
夫々■、■。

■と同一のドツト数を書込み、ローアドレス３に対し、
カラムアドレスで書込むドツト数はローアドレス０の場
合と同一であると判定し、■°、■“には、夫々■、■
と同一のドツト数を書込む。

そして、第６図（Ｃ）の０の場合、Ｘに該当する■と■
”は白であり、上記の如＜（１）〜（４）式の計算結果
から、Ｘｌｌｌ　ＸｚＩＩ　Ｘｔｚに夫々該当する■■
、■′■”、■”■”に書込むドツトは白とし、Ｘ　Ｉ
　１に該当する■、■に書込むドツトは黒とする。

書込み制御回路１７は上記の如く、メモリ１６にドツト
の書込みが完了すると、書込み終了信号ＷＥを読出し制
御回路１８に送出し、読出し制御回路１８はこのＷＥ信
号により、ＲＯＭｌ０にローアドレス０とカラムアドレ
ス３、ローアドレス１とカラムアドレス３、ローアドレ
ス２とカラムアドレス３を順次送出し、第３図に示すｊ
、ｋ。

ｌの各ビットを読出させ、シフトレジスタ１１〜１３を
シフトして、ＲＥ信号を書込み制御回路１７に送出し、
ｂ＋　　ｅ＋　　ｈ＊　　Ｃ＋　　ｆ＋　　ｉｒ　　Ｊ
＋　　ｋ＊ｌの各ビットを参照してｆビットを中心とし
た上記拡大処理を実行させる。

このような動作を繰り返し、第６図（ａ）に示す如き文
字パターンを拡大すると、斜線部分を第６図（ｂ）に示
す如く滑らかに拡大させることが出来る。

尚、第５図（Ｃ）は奇数倍の時の動作を説明するもので
、書込み制御回路１７はドツトを拡大してメモリ１６に
書込ませる場合、例えば第７図（Ｃ）に示すＡ又はＢパ
ターンを使用し、■に示す部分を白とするか、黒とする
かを選択回路１５が送出するＸ１ｌｌ　ＸＩ！ｌ　　Ｘ
□、Ｘｏにより決定し、メモリ１６に書込む。

第７図（Ｃ）に示すＡ又はＢパターンに基づき説明する
と、ローアドレスに対して、カラムアドレスにより書込
まれる各ドツトの数は拡大率ｎと同数である。そして、
第５図（０）に示す如く、ローアドレス０に対し、カラ
ムアドレスにより＠と［相］に書込まれるドツトの数は
夫々（ｎ−１）／２で、■に書込まれるドツトの数は１
であり、カラムアドレスは０，１．２．・−・−、（ｎ
−１）となる。

次のローアドレス１に対し、カラムアドレスにより［相
］とＯに書込まれるドツトの数は（ｎ−１）／２−１で
あり、［相］に書込まれるドツトの数はｌ＋２−３であ
る。

次のローアドレス２に対し、カラムアドレスにより＠及
び［相］に相当する部分に書込まれるドツトの数は（ｎ
−１）／２−２となるが、ｎが５である場合、（ｎ−１
）／２−２−０となるため、書込み制御回路１７はこの
０を検出すると、ローアドレス２により、カラムアドレ
スで［相］に書込むドツト数は［相］に書込まれたドツ
トの数３に２を加算し、５とすると共に、ローアドレス
３に対し、カラムアドレスで書込むドツト数は、ローア
ドレス１の場合と同一であると判定し、■°、Ｏ”には
、夫々■、Ｏと同一のドツト数を書込み、＠゛には［相
］と同一のドツト数を書込み、ローアドレス４に対し、
カラムアドレスで書込むドツト数はローアドレス０の場
合と同一であると判定し、［相］゛、［相］”には、夫
々０．０と同一のドツト数を書込み、０”には０と同一
のドツト数を書込む。

そして、Ｘに該当する＠＠［相］°に書込むドツトの白
か黒かを決定し、上記の如り（１）〜（４）式の計算結
果から、Ｘ１１＋　Ｘｔｚ＋　Ｘ！ｌ＋　Ｘ言ｇに夫々
該当する＠■、■ｏ、ｏ’　［相］゛、［相］°［相］
゛に書込むドツトの白か黒かを決定する。

〔発明の効果〕

以上説明した如く、本発明はハードウェアで拡大した文
字パターンをメモリに書込むことが出来るため、ソフト
ウェアで実行する場合に比し高速に処理することが出来
ると共に、滑らかに拡大した文字パターンを得ることが
出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図はＲＯＭのデータ読出しを説明する図、第４図は
シフトレジスタの一例を示すブロック図、第５図は書込
み制御回路の動作を説明する図、第６図は拡大されたド
ツトパターンを説明する図、第７図は拡大率に対応した
ドツトパターンを説明する図、 第８図は拡大するドツトとその周囲のドツトを説明する
図、 第９図は拡大ドツトの白又は黒ドツトを決定する式を説
明する図である。 図において、 １０はＲＯＭ、　　　　１１〜１３はシフトレジスタ、
１４は判定回路、　　１５は選択回路、１６はメモリ、
　　　１７は書込み制御回路、１８は読出し制御回路、 １９〜２１はフリップフロップ、 ２２は記憶手段、　　２３は判定手段、９、ＡＬ士雲；
大み五目じで本スー　　　　　　　　　　　ぐ７−＼Ｒ
ＯＭのデ゛−タ言先出しを１兇ＨＡＴる間第３図 シフトレジスタの一例を示すブロック間第４図 クラムアドレス　　　　　　　　クラムアドレス（（ｌ
ン　　　　　　　　　　　　　　　　　　　　（ｂ）（
Ｃ） 書込み制御回路の動作な説明する図 第５図 ｒρノ Ｃｂ） 拡大′Ｃれｔ；ド・ント／で７−ンを説明する間第６Ｉ
２Ｉ

Claims (1)

1. 【特許請求の範囲】 ドットの集合で構成されたビットマップデータを記憶す
   る記憶手段（２２）と、 該記憶手段（２２）から該ビットマップデータを読出し
   て、拡大率に応じて拡大する場合、拡大させる対象のド
   ットと、該拡大対象ドットの周囲の８ドットを抽出した
   後、該拡大対象ドットが白か黒かの状態と、該拡大対象
   ドットの周囲の８ドットが白か黒かの状態を参照して、
   該拡大対象ドットが拡大されて形成する正方形のパター
   ンの四隅に配置される単数又は複数のドットを白とする
   か黒とするかを判定する判定手段（２３）と、 該正方形のパターンが隣接して配置されることにより形
   成される前記拡大されるビットマップデータの斜線部分
   が、滑らかな斜線を形成するために、拡大率に応じて中
   心部に対する周辺部の形状が定まる複数の正方形パター
   ンを予め記憶しておき、この記憶した複数の正方形パタ
   ーンの中から、拡大対象ドットが白の場合は中心部が白
   で、拡大対象ドットが黒の場合は中心部が黒の正方形パ
   ターンを拡大率に基づいて選択し、この選択した正方形
   パターンの周辺部を白とするか黒とするかを、拡大率と
   拡大率が奇数か偶数かにより、前記判定手段（２３）が
   判定した結果を用いて決定して、該選択した正方形パタ
   ーンの白領域と黒領域を指示してメモリに書込む書込み
   手段（２４）と、 該書込み手段（２４）が送出する正方形パターンを順次
   記憶するメモリ（１６）とから構成されることを特徴と
   するビットマップデータ拡大回路。