JPH0196743A - モニタ装置 - Google Patents
モニタ装置Info
- Publication number
- JPH0196743A JPH0196743A JP62255144A JP25514487A JPH0196743A JP H0196743 A JPH0196743 A JP H0196743A JP 62255144 A JP62255144 A JP 62255144A JP 25514487 A JP25514487 A JP 25514487A JP H0196743 A JPH0196743 A JP H0196743A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- address
- computer
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野」
この発明は0例えばコンピュータの制御により動作をす
る集積回路を使用したディジタル機器の試験調整時ある
いは故障探究時に、コンピュータと集積回路間の入出力
データをモニタするモニタ装置に関するものである。
る集積回路を使用したディジタル機器の試験調整時ある
いは故障探究時に、コンピュータと集積回路間の入出力
データをモニタするモニタ装置に関するものである。
第3図は従来のコンピュータと集積回路間の入出力デー
タをモニタするモニタ装置の図であり。
タをモニタするモニタ装置の図であり。
図において(1)はコンピュータ、(2)はコンピュー
タ(1)の制御により動作する集積回路、(3)はコン
ピュータ(1)が出力する制御信号及びアドレス信号を
解読する制御回路、(4)は集積回路への入力データを
記憶0表示する第1のモニタ回路、(5)は集積回路(
2)からの出力データを記憶0表示する第2のモニタ回
路、fOはデータバス、(ロ)はアドレスバス、(ハ)
は制御バス、に)は入力信号、(ホ)は出力信号である
。
タ(1)の制御により動作する集積回路、(3)はコン
ピュータ(1)が出力する制御信号及びアドレス信号を
解読する制御回路、(4)は集積回路への入力データを
記憶0表示する第1のモニタ回路、(5)は集積回路(
2)からの出力データを記憶0表示する第2のモニタ回
路、fOはデータバス、(ロ)はアドレスバス、(ハ)
は制御バス、に)は入力信号、(ホ)は出力信号である
。
次に動作について説明する。
集積回路(2)はコンピュータ(!)からのアドレスバ
ス←)及び制御パス(ハ)の信号を解読する制御回路(
3)が出力する入力信号に)及び出力信号(ホ)によプ
定められた機能で動作する。入力信号に)が有意のとき
は集積回路(2)からデータバス(イ)を通してコンピ
ュータ(1)にデータが転送される。同時に第1のモニ
タ回路(4)が入力信号に)をトリガとしてデータを記
憶し、記憶した内容を表示する。一方、出力信号(へ)
が有意のときは、コンピュータ(1)からデータバス0
)を通して集積回路(2)にデータが転送する。同時に
第2のモニタ回路(5)が出力信号(ホ)をトリガとし
てデータを記憶し、記憶した内容を表示する。
ス←)及び制御パス(ハ)の信号を解読する制御回路(
3)が出力する入力信号に)及び出力信号(ホ)によプ
定められた機能で動作する。入力信号に)が有意のとき
は集積回路(2)からデータバス(イ)を通してコンピ
ュータ(1)にデータが転送される。同時に第1のモニ
タ回路(4)が入力信号に)をトリガとしてデータを記
憶し、記憶した内容を表示する。一方、出力信号(へ)
が有意のときは、コンピュータ(1)からデータバス0
)を通して集積回路(2)にデータが転送する。同時に
第2のモニタ回路(5)が出力信号(ホ)をトリガとし
てデータを記憶し、記憶した内容を表示する。
〔発明が解決しようとする問題点J
上記のような従来のモニタ装置においては次のような問
題点があった。集積回路(2)がさらにアドレスバス(
ロ)の信号を入力し、この信号の番地に応じたデータを
コンピュータ(1)と授受する場合には。
題点があった。集積回路(2)がさらにアドレスバス(
ロ)の信号を入力し、この信号の番地に応じたデータを
コンピュータ(1)と授受する場合には。
第1及び第2のモニタ回路(41,(51がどの番地に
対応したデータ内容を表示しているのか判別できず。
対応したデータ内容を表示しているのか判別できず。
このため番地指定のない集積回路に対してしか使用でき
ないという問題点があった。
ないという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で1番地指定に応じたデータ授受の内容をモニタできる
ことを目的とする。
で1番地指定に応じたデータ授受の内容をモニタできる
ことを目的とする。
この発明に係るモニタ装置は、集積回路に入力されるア
ドレスバスの信号をデコードするデコード回路と、この
デコード回路の出力である選択信号のいずれかと入力信
号を入力し、第1のモニタ回路を起動する第1のゲート
回路と、同一の選択信号及び出力信号を入力し、第2の
モニタ回路を起動する第2のゲート回路を備えたもので
ある。
ドレスバスの信号をデコードするデコード回路と、この
デコード回路の出力である選択信号のいずれかと入力信
号を入力し、第1のモニタ回路を起動する第1のゲート
回路と、同一の選択信号及び出力信号を入力し、第2の
モニタ回路を起動する第2のゲート回路を備えたもので
ある。
この発明においては、コンピュータから指示された番地
での集積回路とのデータ授受において。
での集積回路とのデータ授受において。
こ0番地に対応したデコード回路の選択信号を選定し、
この信号を第1及び第2のゲート回路に入力することに
より、集積回路からの入力データは第1のモニタ回路に
記憶0表示され、出力データは第2のモニタ回路に記憶
1表示される。このため希望する番地のデータ授受内容
をモニタするととが行える。
この信号を第1及び第2のゲート回路に入力することに
より、集積回路からの入力データは第1のモニタ回路に
記憶0表示され、出力データは第2のモニタ回路に記憶
1表示される。このため希望する番地のデータ授受内容
をモニタするととが行える。
第1図はこの発明の一実施例を示すモニタ装置であり1
図において(11はコンピュータ、 (2)riコンビ
エータ(1)の制御により動作する集積回路、(3)は
コンピュータ(1)が出力するアドレス及び制御信号を
解読する制御回路、(4)は集積回路への入力データを
記憶0表示する第1のモニタ回路、(5)は集積回路か
らの出力データを記憶1表示する第2のモニタ回路、(
6)はアドレス信号を入力し選択信号を出力するデコー
ド回路、(71は選択信号のいずれかを選ぶスイッチ、
(8)はスイッチ(7)で選定された選択信号によシ入
力信号を有意出力する第1のゲート回路、(9)は同じ
くスイッチで選ばれた0選択信号によシ出力信号を有意
出力する第2のゲート回路。
図において(11はコンピュータ、 (2)riコンビ
エータ(1)の制御により動作する集積回路、(3)は
コンピュータ(1)が出力するアドレス及び制御信号を
解読する制御回路、(4)は集積回路への入力データを
記憶0表示する第1のモニタ回路、(5)は集積回路か
らの出力データを記憶1表示する第2のモニタ回路、(
6)はアドレス信号を入力し選択信号を出力するデコー
ド回路、(71は選択信号のいずれかを選ぶスイッチ、
(8)はスイッチ(7)で選定された選択信号によシ入
力信号を有意出力する第1のゲート回路、(9)は同じ
くスイッチで選ばれた0選択信号によシ出力信号を有意
出力する第2のゲート回路。
0)はデータバス、←)はアドレスバス、f→ハ制御バ
ス、に)は入力信号、(至)は出力信号、(へ)は第1
から第nの選択信号である。
ス、に)は入力信号、(至)は出力信号、(へ)は第1
から第nの選択信号である。
上記のように構成されたそニタ装置において。
コンピュータ(1)がアドレスバス幹)で指定した番地
における集積回路(2)の内容を読み出そうとした場合
、制御回路(3)が入力信号に)を虫成し、集積回路(
2)からデータバス(イ)を通じてデコーダがコンピュ
ータに読み取られる。同時にデコーダ回路(6)は。
における集積回路(2)の内容を読み出そうとした場合
、制御回路(3)が入力信号に)を虫成し、集積回路(
2)からデータバス(イ)を通じてデコーダがコンピュ
ータに読み取られる。同時にデコーダ回路(6)は。
この番地に対応して第1からinの選択信号の内いずれ
か1つを有意にする。スイッチ(7)がこの有意な選択
信7号に設定してあれば、第1のゲート回路(8)は入
力信号に)をそのまま出力し第1のモニタ回路(4)が
起動され、データバス0)上のデータを記慨表示する。
か1つを有意にする。スイッチ(7)がこの有意な選択
信7号に設定してあれば、第1のゲート回路(8)は入
力信号に)をそのまま出力し第1のモニタ回路(4)が
起動され、データバス0)上のデータを記慨表示する。
同書ニコンピュータ<1)がアドレスバス(ハ)で指定
した番地における集積回路(2)へのデータ書き込みは
、制御回路(3)が出力信号(ホ)を生成し、この時コ
ンピュータ(1)がデータバス(イ)を通して、デ、−
夕を集積回路(2)に書き込む。同時にデコード回路(
6)はこの番地に対応して第1から第nの選択信号(へ
)の内いずれか1つを有意にする。スイッチ(7:がこ
の有意な信号に合わせてあれば、IE2のゲート回路(
91は出力信号(ホ)をそのまま出力し、第2のモニタ
回路(5)が起動されデータバス(イ)上のデータを記
憶。
した番地における集積回路(2)へのデータ書き込みは
、制御回路(3)が出力信号(ホ)を生成し、この時コ
ンピュータ(1)がデータバス(イ)を通して、デ、−
夕を集積回路(2)に書き込む。同時にデコード回路(
6)はこの番地に対応して第1から第nの選択信号(へ
)の内いずれか1つを有意にする。スイッチ(7:がこ
の有意な信号に合わせてあれば、IE2のゲート回路(
91は出力信号(ホ)をそのまま出力し、第2のモニタ
回路(5)が起動されデータバス(イ)上のデータを記
憶。
表示する。ここでもしコンピュータ(1)がアドレスバ
ス(ロ)で他の番地を指定し、集積回路(2)からデー
タ授受を行う場合は、第1のゲート回路(8)の出力が
禁止されるので第1のモニタ回路(4)は動作しない、
第2のモニタ回路(5)も同様に動作しない。
ス(ロ)で他の番地を指定し、集積回路(2)からデー
タ授受を行う場合は、第1のゲート回路(8)の出力が
禁止されるので第1のモニタ回路(4)は動作しない、
第2のモニタ回路(5)も同様に動作しない。
なお、上記実施例ではデコード回路(6)の選択信号(
へ)をスイッチ(T)により選択して使用しているが。
へ)をスイッチ(T)により選択して使用しているが。
選択信号の出力ごとにモニタ装置を構成することができ
る。
る。
第2図は複数のモニタ装置を持つ他の実施例を示すもの
で、(1)〜(31、(6) 、(イ)〜(へ)f′i
i!1図と全く同じものであり、(10−1)〜(1o
−n)はすべて第1図の(4)、 (5)、 +81.
+9)を用いた構成と全く同じ複合モニタ回路である
。プロセッサ(1)が指定したアドレスの番地に対応し
て(1,0−1)から(1o−n)の複合モニタ回路の
いずれかが選択信号(へ)により指定され、集積回路(
2)とのデータ授受の内容ヲモニタすることができる。
で、(1)〜(31、(6) 、(イ)〜(へ)f′i
i!1図と全く同じものであり、(10−1)〜(1o
−n)はすべて第1図の(4)、 (5)、 +81.
+9)を用いた構成と全く同じ複合モニタ回路である
。プロセッサ(1)が指定したアドレスの番地に対応し
て(1,0−1)から(1o−n)の複合モニタ回路の
いずれかが選択信号(へ)により指定され、集積回路(
2)とのデータ授受の内容ヲモニタすることができる。
この発明は以上説明したとおり、デコード回路とゲート
回路を追加することにより、特定した番地における集積
回路へのデータ授受をモニタできるという効果がある。
回路を追加することにより、特定した番地における集積
回路へのデータ授受をモニタできるという効果がある。
第1図はこの発明の一実施例を示すモニタ装置の構成図
、第2図はこの発明の他の実施例を示すモニタ装置の構
成図、第3図は従来のモニタ装置を示す構成図である0
図において(1)はコンピュータ、(2)は集積回路、
(3)は制御回路、(4)は第1のモニタ回路、(5)
は第2のモニタ回路、(6)はデコード回路、(71は
スイッチ、(8)は第1のゲート回路、(91は第2の
ゲート回路、(10−1)から(10−n)は第1から
第nの複合モニタ回路、(イ)はデータバス、←)はア
ドレスバス、(#うは制御バス、に)は入力信号、に)
は出力信号、(へ)は選択信号である。 なお1図中同一符号は同−又は和尚部分を示す。
、第2図はこの発明の他の実施例を示すモニタ装置の構
成図、第3図は従来のモニタ装置を示す構成図である0
図において(1)はコンピュータ、(2)は集積回路、
(3)は制御回路、(4)は第1のモニタ回路、(5)
は第2のモニタ回路、(6)はデコード回路、(71は
スイッチ、(8)は第1のゲート回路、(91は第2の
ゲート回路、(10−1)から(10−n)は第1から
第nの複合モニタ回路、(イ)はデータバス、←)はア
ドレスバス、(#うは制御バス、に)は入力信号、に)
は出力信号、(へ)は選択信号である。 なお1図中同一符号は同−又は和尚部分を示す。
Claims (1)
- コンピュータより出力するアドレス及び制御信号を解読
し、集積回路への入力信号及び出力信号を生成する制御
回路と、前記入力信号、出力信号及びコンピュータから
のアドレス信号により動作する集積回路と、前記アドレ
ス信号をデコードし、第1から第nまでの選択信号を出
力するデコード回路と、第1の入力端がこの選択信号の
いずれかに接続され第2の入力端に接続された前記入力
信号を有意出力する第1のゲート回路と、このゲート回
路の出力により入力データを記憶、表示する第1のモニ
タ回路と、第1の入力端が前記選択信号のいずれかに接
続され第2の入力端に接続された前記出力信号を有意出
力する第2のゲート回路と、このゲート回路の出力によ
り出力データを記憶、表示する第2のモニタ回路とを備
えたモニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255144A JPH0196743A (ja) | 1987-10-09 | 1987-10-09 | モニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255144A JPH0196743A (ja) | 1987-10-09 | 1987-10-09 | モニタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196743A true JPH0196743A (ja) | 1989-04-14 |
Family
ID=17274693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255144A Pending JPH0196743A (ja) | 1987-10-09 | 1987-10-09 | モニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245469B2 (en) | 2002-04-16 | 2007-07-17 | Hitachi, Ltd. | DC backup power supply device and method for diagnosing the same |
-
1987
- 1987-10-09 JP JP62255144A patent/JPH0196743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245469B2 (en) | 2002-04-16 | 2007-07-17 | Hitachi, Ltd. | DC backup power supply device and method for diagnosing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3820079A (en) | Bus oriented,modular,multiprocessing computer | |
| JPH031699B2 (ja) | ||
| JPH04140880A (ja) | ベクトル処理装置 | |
| JPH0196743A (ja) | モニタ装置 | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| US3727192A (en) | A central processing system having preloader and data handling units external to the processor control unit | |
| JPS6239792B2 (ja) | ||
| JPS62215292A (ja) | 表示装置 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPH04107595A (ja) | 表示システム | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6135576B2 (ja) | ||
| JPS588014B2 (ja) | ニユウシユツリヨクエンザンセイギヨソウチ | |
| JPS63672A (ja) | 画像処理装置 | |
| JPS6148057A (ja) | アドレス選択回路 | |
| JPS60181859A (ja) | 集合チヤネルの制御方式 | |
| JPS60225934A (ja) | 情報処理装置 | |
| JPS5886821A (ja) | 保護制御装置 | |
| JPS58169260A (ja) | 記憶デ−タ表示装置 | |
| JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 | |
| JPS61151763A (ja) | マイクロ・プロセツサ | |
| JPS6126159A (ja) | 情報処理装置 | |
| JPH01246647A (ja) | メモリサイクル選択方式 | |
| JPH03137753A (ja) | アクセス制御装置 |