JPH0196782A - Ｉｃカードの情報処理方法 - Google Patents
Ｉｃカードの情報処理方法Info
- Publication number
- JPH0196782A JPH0196782A JP62254257A JP25425787A JPH0196782A JP H0196782 A JPH0196782 A JP H0196782A JP 62254257 A JP62254257 A JP 62254257A JP 25425787 A JP25425787 A JP 25425787A JP H0196782 A JPH0196782 A JP H0196782A
- Authority
- JP
- Japan
- Prior art keywords
- card
- information processing
- terminal
- input
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、複数の情報処理モードを有するＩＣカード
の情報処理方法に関する。
の情報処理方法に関する。
（技術的背景と解決すべき問題点）
現在、多くのマイクロコンピュータにおいては種々の情
報処理モードの選択を、いくつかのモード選択用制御ポ
ートに入る電圧レベルの組合せ等により実行している。
報処理モードの選択を、いくつかのモード選択用制御ポ
ートに入る電圧レベルの組合せ等により実行している。
一方、ＩＣカードに−おいてはポート（外部接続端子）
の数がＩＣカードの物理的強度や外観等により制限され
る場合が多く、各種モード選択用の外部接続端子を増設
することはきわめて困難である。そこで、外部接続端子
を増設せずに上記機能を付加するためには、 ■１つの端子に３つ以上の状態（例えばＬレベル、Ｈレ
ベル、Ｌ及びＨレベルの中間のハーフレベル）を持たせ
、モード毎にカードへの人力値を選択する。
の数がＩＣカードの物理的強度や外観等により制限され
る場合が多く、各種モード選択用の外部接続端子を増設
することはきわめて困難である。そこで、外部接続端子
を増設せずに上記機能を付加するためには、 ■１つの端子に３つ以上の状態（例えばＬレベル、Ｈレ
ベル、Ｌ及びＨレベルの中間のハーフレベル）を持たせ
、モード毎にカードへの人力値を選択する。
■リセット端子（Ｒ５Ｔ） 、クロック端子（ＣＬＫ）
、入出力端子（Ｉｌｏ）への入力信号の特定な組合せ
により選択する。
、入出力端子（Ｉｌｏ）への入力信号の特定な組合せ
により選択する。
■上記■及び■の複合により選択する。
等が考えられる。しかし、上記■〜■のいずれかの場合
でもこれに対応するハードウェアが問題となり、時間的
、コスト的な面で非常に不利である。特に、上記■の場
合、ハーフレベル等のレベルの確保及びノイズによる誤
動作等の問題が発生し易い欠点がある。
でもこれに対応するハードウェアが問題となり、時間的
、コスト的な面で非常に不利である。特に、上記■の場
合、ハーフレベル等のレベルの確保及びノイズによる誤
動作等の問題が発生し易い欠点がある。
次に、カードのソフトウェアによる情報処理モードの選
択であるが、多くは第５図（Ａ）〜（Ｄ）に示すタイム
チャート（１５０規格、現在検討中）により実行される
。
択であるが、多くは第５図（Ａ）〜（Ｄ）に示すタイム
チャート（１５０規格、現在検討中）により実行される
。
ここにおいて、第５図（＾）は電源端子Ｖｃｃよりの電
圧ｖ１を、同図（Ｂ）はクロック端子ＣＩＪよりのクロ
ック信号ＣＬＳＩを、同図（Ｃ）はリセット端子Ｒ５Ｔ
よりのリセット信号Ｒ５５Ｉを、同図（Ｄ）は入出力端
子Ｉ１０よりのリセット応答信号ＲＯＳＩを示している
。
圧ｖ１を、同図（Ｂ）はクロック端子ＣＩＪよりのクロ
ック信号ＣＬＳＩを、同図（Ｃ）はリセット端子Ｒ５Ｔ
よりのリセット信号Ｒ５５Ｉを、同図（Ｄ）は入出力端
子Ｉ１０よりのリセット応答信号ＲＯＳＩを示している
。
まず、第５図（Ｃ）のリセット信号Ｒ５５ＩがＩＣカー
ドに入力され、ＩＣカードのリセットが解除され、ＩＣ
カードが活性化される。ＩＣカード側より同図（Ｄ）に
示すリセット応答信号ＲＯ５Ｉが端末に入力され、リセ
ット応答信号ＲＯ５Ｉの発信が終了すると、ＩＣカード
は端末からの命令待ち状態となり、これ以降種々の情報
処理が可能となる。このようなＩＣ−カードにおいては
、情報処理モードの選択はモード選択命令を設けること
により容易に実現できる。しかしながら、上述のような
一般的なＩＣカードの使用手順において、特殊な情報処
理を実行可能なことはいくつかの問題を有している。す
なわち、ＩＣカードの製造者がカードの検査、故障解析
に使用する検査処理又はＩＣカード発行者がＩＣカード
の管理、運営等秘密事項に関する処理が、誤った命令コ
ードの入力あるいは転送中のノイズによる命令の誤認等
により実行された場合、ＩＣカード内のデータの破壊、
ｔＩｉＩ洩等の危険が生ずることである。
ドに入力され、ＩＣカードのリセットが解除され、ＩＣ
カードが活性化される。ＩＣカード側より同図（Ｄ）に
示すリセット応答信号ＲＯ５Ｉが端末に入力され、リセ
ット応答信号ＲＯ５Ｉの発信が終了すると、ＩＣカード
は端末からの命令待ち状態となり、これ以降種々の情報
処理が可能となる。このようなＩＣ−カードにおいては
、情報処理モードの選択はモード選択命令を設けること
により容易に実現できる。しかしながら、上述のような
一般的なＩＣカードの使用手順において、特殊な情報処
理を実行可能なことはいくつかの問題を有している。す
なわち、ＩＣカードの製造者がカードの検査、故障解析
に使用する検査処理又はＩＣカード発行者がＩＣカード
の管理、運営等秘密事項に関する処理が、誤った命令コ
ードの入力あるいは転送中のノイズによる命令の誤認等
により実行された場合、ＩＣカード内のデータの破壊、
ｔＩｉＩ洩等の危険が生ずることである。
（発明の目的）
この発明は上述のような事情からなされたものであり、
この発明の目的は、ＩＣカードの製造者。
この発明の目的は、ＩＣカードの製造者。
カード発行者が検査等の情報処理をＩＣカード内のデー
タの破壊、Ｓ洩の危険がなく確実に行なうことのできる
ＩＣカードの情報処理方法を提供することにある。
タの破壊、Ｓ洩の危険がなく確実に行なうことのできる
ＩＣカードの情報処理方法を提供することにある。
（問題点を解決するための手段）
この発明は、ＩＣカードの情報処理方法に関し、この発
明の上記目的は、リセット解除直後の所定期間、前記Ｉ
Ｃカードは入力待ち期間となり、前記所定期間内に端末
から所定の信号が出力された場合、前記所定の信号の内
容に従った情報処理を行ない、前記所定の信号が出力さ
れなかった場合に−は、前記ＩＣカード側から所定のリ
セット応答信号を出力することによって達成される。
明の上記目的は、リセット解除直後の所定期間、前記Ｉ
Ｃカードは入力待ち期間となり、前記所定期間内に端末
から所定の信号が出力された場合、前記所定の信号の内
容に従った情報処理を行ない、前記所定の信号が出力さ
れなかった場合に−は、前記ＩＣカード側から所定のリ
セット応答信号を出力することによって達成される。
（発明の作用）
この発明のＩＣカードの情報処理方法は、ＩＣカードの
プログラムメモリマツプのモジュール内にモード選択ル
ーチン、カード検査ルーチン、カード管理ルーチンを設
けておき、外部入力端子より所定の入力信号を入力して
上記ルーチンを選択することにより、ＩＣカードのシス
テムを開示しなくとも検査等の情報処理をＩＣカードの
データの破壊、１洩、の危険なく行なうようにしている
。
プログラムメモリマツプのモジュール内にモード選択ル
ーチン、カード検査ルーチン、カード管理ルーチンを設
けておき、外部入力端子より所定の入力信号を入力して
上記ルーチンを選択することにより、ＩＣカードのシス
テムを開示しなくとも検査等の情報処理をＩＣカードの
データの破壊、１洩、の危険なく行なうようにしている
。
（発明の実施例）
近年、偽造防止の観点からＩＣカードシステムの漏洩を
防止するため、 ＩＣカードの品質、信頼性を管理する
立場にあるｔＣカード製造者にさえＩＣカードシステム
を開示しない場合がふえてきている。
防止するため、 ＩＣカードの品質、信頼性を管理する
立場にあるｔＣカード製造者にさえＩＣカードシステム
を開示しない場合がふえてきている。
この発明は上述のような場合において、ＩＣカード製造
者等がＩＣカードシステムの内容を知らなくともＩＣカ
ードの検査管理等を行なうことができるようにしている
。
者等がＩＣカードシステムの内容を知らなくともＩＣカ
ードの検査管理等を行なうことができるようにしている
。
まず、この発明に使用されるＩＣカード１０のプログラ
ムメモリマツプ１の内容について第１図を参照して説明
する。
ムメモリマツプ１の内容について第１図を参照して説明
する。
このＩＣカードＩＯではリセット解除後、同図に示すプ
ログラムメモリマツプ１のプログラムアドレス０ＯＯＯ
Ｈから処理を開始するようになっている。
ログラムメモリマツプ１のプログラムアドレス０ＯＯＯ
Ｈから処理を開始するようになっている。
ここではプログラムアドレス０ＯＯＯＨＮＸＸＸＸＨ−
１までをカード製造者テストモジュールとし、このカー
ド製造者テストモジュール内をモード選択ルーチン、カ
ード検査ルーチン、カード管理ルーチンの３つから成る
ルーチンに分け、プログラムアドレスＸＸＸＸＨ以降を
カードシステムモジュールとしている。このプログラム
メモリマツプ１では入力待ちウィンドウ１ （Ｗｌ）及
び２ （Ｗ２）に所定の入力信号があった場合、この入
力信号にもとづいてカード製造者テストモジュール内の
所定のルーチンが実行され、入力信号がない場合はプロ
グラムアドレスＸＸＸ）０１より始まるカードシステム
モジュールが実行されるようになっている。
１までをカード製造者テストモジュールとし、このカー
ド製造者テストモジュール内をモード選択ルーチン、カ
ード検査ルーチン、カード管理ルーチンの３つから成る
ルーチンに分け、プログラムアドレスＸＸＸＸＨ以降を
カードシステムモジュールとしている。このプログラム
メモリマツプ１では入力待ちウィンドウ１ （Ｗｌ）及
び２ （Ｗ２）に所定の入力信号があった場合、この入
力信号にもとづいてカード製造者テストモジュール内の
所定のルーチンが実行され、入力信号がない場合はプロ
グラムアドレスＸＸＸ）０１より始まるカードシステム
モジュールが実行されるようになっている。
第２図は、この発明に使用されるＩＣカードｌＯと端末
２０との接続関係を示している。同図のように、ＩＣカ
ード１０には電源端子Ｖｃｃ 、リセット端子Ｒ５Ｔ、
クロック端子ＣＬに、入出力端子Ｉ１０．グランド端子
ＧＮＤが設けられており、それらが各々端末２０内のイ
ンタフェース２１に接続され、それぞれの端子より、電
圧Ｖ、クロック信号ＣＬＳ、リセット信号Ｒ５Ｓ 、ウ
ィンド１．２への入力信号１１１ｓＩ 、ＷＳ２が授受
されるようになっている。インタフェース２１にはパソ
コン等の処理装置２２が接続されている。
２０との接続関係を示している。同図のように、ＩＣカ
ード１０には電源端子Ｖｃｃ 、リセット端子Ｒ５Ｔ、
クロック端子ＣＬに、入出力端子Ｉ１０．グランド端子
ＧＮＤが設けられており、それらが各々端末２０内のイ
ンタフェース２１に接続され、それぞれの端子より、電
圧Ｖ、クロック信号ＣＬＳ、リセット信号Ｒ５Ｓ 、ウ
ィンド１．２への入力信号１１１ｓＩ 、ＷＳ２が授受
されるようになっている。インタフェース２１にはパソ
コン等の処理装置２２が接続されている。
次に、この発明の情報処理方法について、第３図（Ａ）
〜（Ｆ）に示す信号のタイムチャート、及び第４図のフ
ローチャートを参照して説明する。
〜（Ｆ）に示す信号のタイムチャート、及び第４図のフ
ローチャートを参照して説明する。
まず、ＩＣカード１０を端末２０にセットする。この時
点では各端子Ｖｃｃ、ＣＬＫ、Ｒ５Ｔに入力される信号
は、ＯＶ、 ＣＬＳ−Ｌ、Ｒ５５−Ｌレベルのようにな
ってし）る（ステップＳｔ）。端末２０のパソコン等の
処理装置２２において処理を始める。インタフェース２
１から電源端子Ｖｃｃには第３図（＾）に示す電源電圧
■が、クロック端子ＣＬにには同図（Ｂ）に示すクロッ
ク信号ＣＬＳが、リセット端子Ｒ５Ｔには同図（Ｃ）に
示すＨレベルのリセット信号Ｒ５Ｓが入力され（ステッ
プＳ２） 、ＩＣカードｌＯがイニシアライズされる（
ステップＳ３）。ここで、′入出力端子Ｉ１０に同図（
Ｄ）に示す入力信号ＷＳＩが人力されると（ステップＳ
４，５５）、ウィンド１ （Ｗｌ）が動作して検査モー
ドが選択されて第１図に示すプログラムメモリマツプ１
のカード検査ルーチンが実行される（ステップＳ６）、
入出力端子Ｉ１０に同図（Ｅ）に示す人力信号ＷＳ２が
入力されると（ステップＳ７ 、 Ｓ８）、ウィンド２
（Ｗ２）が動作してカード管理モードが選択されて第
１図に示すプログラムメそリマツグーのカード管理ルー
チンが実行される（ステップＳ９）。
点では各端子Ｖｃｃ、ＣＬＫ、Ｒ５Ｔに入力される信号
は、ＯＶ、 ＣＬＳ−Ｌ、Ｒ５５−Ｌレベルのようにな
ってし）る（ステップＳｔ）。端末２０のパソコン等の
処理装置２２において処理を始める。インタフェース２
１から電源端子Ｖｃｃには第３図（＾）に示す電源電圧
■が、クロック端子ＣＬにには同図（Ｂ）に示すクロッ
ク信号ＣＬＳが、リセット端子Ｒ５Ｔには同図（Ｃ）に
示すＨレベルのリセット信号Ｒ５Ｓが入力され（ステッ
プＳ２） 、ＩＣカードｌＯがイニシアライズされる（
ステップＳ３）。ここで、′入出力端子Ｉ１０に同図（
Ｄ）に示す入力信号ＷＳＩが人力されると（ステップＳ
４，５５）、ウィンド１ （Ｗｌ）が動作して検査モー
ドが選択されて第１図に示すプログラムメモリマツプ１
のカード検査ルーチンが実行される（ステップＳ６）、
入出力端子Ｉ１０に同図（Ｅ）に示す人力信号ＷＳ２が
入力されると（ステップＳ７ 、 Ｓ８）、ウィンド２
（Ｗ２）が動作してカード管理モードが選択されて第
１図に示すプログラムメそリマツグーのカード管理ルー
チンが実行される（ステップＳ９）。
又、入出力端子Ｉ１０に入力信号ＷＳＩ 、ＷＳ２が入
力されなければ（ステップＳ８）、通常処理のモードが
選択され（ステップ５１０）、ＩＣカード１０より同図
（Ｆ）に示すリセット応答信号ＲＯ５が端末２０へ入力
されると共に（ステップ５１１）、同図１に示すプログ
ラムメモリマツプ１のカードシステムモジュールが実行
される。更に１．Ｃ発行者は、ＩＣカード製造者にＩＣ
カードシステムを開示する必要がなく機密保持に有利で
ある。
力されなければ（ステップＳ８）、通常処理のモードが
選択され（ステップ５１０）、ＩＣカード１０より同図
（Ｆ）に示すリセット応答信号ＲＯ５が端末２０へ入力
されると共に（ステップ５１１）、同図１に示すプログ
ラムメモリマツプ１のカードシステムモジュールが実行
される。更に１．Ｃ発行者は、ＩＣカード製造者にＩＣ
カードシステムを開示する必要がなく機密保持に有利で
ある。
（発明の効果）
この発明のＩＣカードの情報処理方法によれば、ＩＣカ
ードの外部接続端子を増加せずに検査処理等の各種情報
処理が容易にできる利点がある。又、上記各種情報処理
はＩＣカード内のデータの破壊。
ードの外部接続端子を増加せずに検査処理等の各種情報
処理が容易にできる利点がある。又、上記各種情報処理
はＩＣカード内のデータの破壊。
漏洩の危険がなく確実に実行される利点がある。
さらに、ＩＣカード発行者は、ＩＣカード製造者にＩＣ
カードシステムを開示する必要がなく機基保持に有利で
ある。
カードシステムを開示する必要がなく機基保持に有利で
ある。
第１図はこの発明に使用されるＩＣカードのプログラム
メモリマツプの内容を示す図、第２図はＩＣカードと端
末との接続関係を示す図、第３図はその信号のタイムチ
ャート、第４図はこの発明の詳細な説明するフローチャ
ート、第５図は従来のＩｃカードの信号のタイムチャー
トである。 １・・・プログラムメモリマツプ、１０・・・ＩＣカー
ド、２０・・・端末、２１・・・インタフェース、２２
・・・処理装置。 ｒ −−−−−−−−−−］
メモリマツプの内容を示す図、第２図はＩＣカードと端
末との接続関係を示す図、第３図はその信号のタイムチ
ャート、第４図はこの発明の詳細な説明するフローチャ
ート、第５図は従来のＩｃカードの信号のタイムチャー
トである。 １・・・プログラムメモリマツプ、１０・・・ＩＣカー
ド、２０・・・端末、２１・・・インタフェース、２２
・・・処理装置。 ｒ −−−−−−−−−−］
Claims (2)
- （１）ＩＣカードの情報処理方法において、リセット解
除直後の所定期間、前記ＩＣカードは入力待ち期間とな
り、前記所定期間内に端末から所定の信号が出力された
場合、前記所定の信号の内容に従つた情報処理を行ない
、前記所定の信号が出力されなかった場合には前記ＩＣ
カード側から所定のリセット応答信号を出力することを
特徴とするＩＣカードの情報処理方法。 - （２）前記入力待ち期間を複数有し、当該入力待ち期間
に入力される前記所定の信号により異なった情報処理を
行なう特許請求の範囲第１項に記載にのＩＣカードの情
報処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254257A JPH0196782A (ja) | 1987-10-08 | 1987-10-08 | Ｉｃカードの情報処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254257A JPH0196782A (ja) | 1987-10-08 | 1987-10-08 | Ｉｃカードの情報処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196782A true JPH0196782A (ja) | 1989-04-14 |
Family
ID=17262464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254257A Pending JPH0196782A (ja) | 1987-10-08 | 1987-10-08 | Ｉｃカードの情報処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196782A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124875A (ja) * | 1984-11-21 | 1986-06-12 | Nec Ic Microcomput Syst Ltd | テストモ−ド発生回路 |
| JPS61147362A (ja) * | 1984-12-20 | 1986-07-05 | Fujitsu Ltd | ワンチツプ・マイクロコンピユ−タのモ−ド設定方式 |
| JPS6243791A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | Ｉｃカ−ド |
| JPS6284363A (ja) * | 1985-10-08 | 1987-04-17 | Oki Electric Ind Co Ltd | マイクロプロセツサ |
-
1987
- 1987-10-08 JP JP62254257A patent/JPH0196782A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124875A (ja) * | 1984-11-21 | 1986-06-12 | Nec Ic Microcomput Syst Ltd | テストモ−ド発生回路 |
| JPS61147362A (ja) * | 1984-12-20 | 1986-07-05 | Fujitsu Ltd | ワンチツプ・マイクロコンピユ−タのモ−ド設定方式 |
| JPS6243791A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | Ｉｃカ−ド |
| JPS6284363A (ja) * | 1985-10-08 | 1987-04-17 | Oki Electric Ind Co Ltd | マイクロプロセツサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
| JP2682700B2 (ja) | Ｉｃカード | |
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| US20020111771A1 (en) | Integrated PC Card host controller for the detection and operation of a plurality of expansion cards | |
| US6669096B1 (en) | Smart card reader with microcontroller and security component | |
| EP0851358B1 (en) | Processing system security | |
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| US5561817A (en) | Method of securely controlling direct memory access (DMA) of a shared memory by a DMA device on an expansion board | |
| US5039850A (en) | IC card | |
| US5506396A (en) | Microcomputer for IC card | |
| EP1615164B1 (en) | IC card with self-diagnostic function | |
| EP0831435A2 (en) | Program writable IC card and method thereof | |
| US5781796A (en) | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device | |
| CN101243453A (zh) | 控制内置存储器访问 | |
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| JPH0196782A (ja) | Ｉｃカードの情報処理方法 | |
| JP2000123139A (ja) | Ｉｃカード | |
| US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
| JP3331525B2 (ja) | Ｉｃカード | |
| JP3057326B2 (ja) | Ｉｃカード | |
| JPH06259609A (ja) | Ｉｃカード発行工程の管理方法 | |
| JP3529402B2 (ja) | Ｃｐｕを内蔵した情報記録媒体の自己診断方法 | |
| JPH02244391A (ja) | Ｉｃカード | |
| JP3052385B2 (ja) | マイクロコンピュータ | |
| TWI273428B (en) | Integrated PC card host controller for the detection and operation of a plurality of expansion cards |