JPH0198246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0198246A JPH0198246A JP25662187A JP25662187A JPH0198246A JP H0198246 A JPH0198246 A JP H0198246A JP 25662187 A JP25662187 A JP 25662187A JP 25662187 A JP25662187 A JP 25662187A JP H0198246 A JPH0198246 A JP H0198246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ion implantation
- impurity
- sio2
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に半導体装置の素
子分離領域の形成方法に関するものである。
子分離領域の形成方法に関するものである。
本発明は、上記の様な半導体装置の製造方法において、
半導体基板上に絶縁膜とこの絶縁膜よりも酸化されにく
い半導抹層と酸化防止膜とイオン注入阻止膜とを順次に
形成し、チャネルストッパ用の不純物のイオン注入はイ
オン注入阻止膜が存在している状態で行い、熱酸化はイ
オン注入阻止膜を除去した状態で行うことによって、集
積度が高いにも拘らず六ンチスルー耐圧が高い半導体装
置を製造することができる様にしたものである。
半導体基板上に絶縁膜とこの絶縁膜よりも酸化されにく
い半導抹層と酸化防止膜とイオン注入阻止膜とを順次に
形成し、チャネルストッパ用の不純物のイオン注入はイ
オン注入阻止膜が存在している状態で行い、熱酸化はイ
オン注入阻止膜を除去した状態で行うことによって、集
積度が高いにも拘らず六ンチスルー耐圧が高い半導体装
置を製造することができる様にしたものである。
半導体装置においては、その高集積化が常に追求されて
いる。そこで本出願人は、ＬＯＣＯ３法による素子分離
領域の形成に際してバーズビークを小さくする様にした
半導体装置の製造方法を、特願昭５９−１９６３０８号
として既に提案した。
いる。そこで本出願人は、ＬＯＣＯ３法による素子分離
領域の形成に際してバーズビークを小さくする様にした
半導体装置の製造方法を、特願昭５９−１９６３０８号
として既に提案した。
この方法は、第３Ａ図に示す様に、例えばｐ型のＳｔ基
板ｌｌ上に厚さ５０人程度のＳｉＯ□膜１２膜厚２７５
０人程程度多結晶Ｓｉ膜１３と厚さ１０００人程度程度
ｉ３Ｎ４膜１４とを順次に形成し、５ｉＪ４膜１４と多
結晶Ｓｉ膜１３のうちの３００人程程度厚さとを選択的
に除去し、この状態でチャネルストッパ形成用のＢ゛等
の不純物１５をイオン注入してから熱酸化を行うもので
ある。
板ｌｌ上に厚さ５０人程度のＳｉＯ□膜１２膜厚２７５
０人程程度多結晶Ｓｉ膜１３と厚さ１０００人程度程度
ｉ３Ｎ４膜１４とを順次に形成し、５ｉＪ４膜１４と多
結晶Ｓｉ膜１３のうちの３００人程程度厚さとを選択的
に除去し、この状態でチャネルストッパ形成用のＢ゛等
の不純物１５をイオン注入してから熱酸化を行うもので
ある。
この様な方法では、多結晶Ｓｉ膜１３中における０□の
拡散係数がＳｉＯ２膜１２中における０２の拡散係数よ
りも小さいので、Ｓｉ基板１１の表面と平行な方向への
酸化の進行が抑制される。
拡散係数がＳｉＯ２膜１２中における０２の拡散係数よ
りも小さいので、Ｓｉ基板１１の表面と平行な方向への
酸化の進行が抑制される。
このため、この方法による第３Ｂ図の場合と、多結晶Ｓ
ｉ膜１３を形成しない以前からの方法による第４図の場
合との比較から明らかな様に、素子分離領域のＳｉｎｇ
膜１６におけるバーズビーク１６ａの大きさＸは、この
方法の場合の方が小さい。
ｉ膜１３を形成しない以前からの方法による第４図の場
合との比較から明らかな様に、素子分離領域のＳｉｎｇ
膜１６におけるバーズビーク１６ａの大きさＸは、この
方法の場合の方が小さい。
ところが上述の先願の方法では、多結晶Ｓｉ膜１３のう
ちでＳｉ３Ｎ４膜１４に覆われていない部分も酸化され
てＳｉｎ、膜１６となる。このため、ＳｉＯ□膜１６膜
厚６でＳｉ基板１１の表面より下の部分の厚さｙと上の
部分の厚さ２との関係は、以前からの方法ではｙ＃ｚで
あるのに対して、先願の方法ではｙ＜ｚである。
ちでＳｉ３Ｎ４膜１４に覆われていない部分も酸化され
てＳｉｎ、膜１６となる。このため、ＳｉＯ□膜１６膜
厚６でＳｉ基板１１の表面より下の部分の厚さｙと上の
部分の厚さ２との関係は、以前からの方法ではｙ＃ｚで
あるのに対して、先願の方法ではｙ＜ｚである。
従って、ＳｉＯ□膜１６膜厚６が同一であるとすれば、
Ｓｉ基板１１の表面からのチャネルストッパ１７の深さ
は、先願の方法の方が浅い。この結果、導電領域１８か
らの欠乏層がチャネルストッパ１７の下を潜って延び易
く、パンチスルー耐圧が低い。
Ｓｉ基板１１の表面からのチャネルストッパ１７の深さ
は、先願の方法の方が浅い。この結果、導電領域１８か
らの欠乏層がチャネルストッパ１７の下を潜って延び易
く、パンチスルー耐圧が低い。
この場合、パンチスルー耐圧を高めるために、５ｉＪ４
膜１４下のＳｉ基板１１中に不純物１５がイオン注入さ
れない様にこのＳｉ３Ｎ、膜１４を予め厚く形成してお
き、不純物１５を高いエネルギでイオン注入することに
よって、Ｓｉ基板１１の表面がら深い位置にまでチャネ
ルストッパ１７を形成することが考えられる。
膜１４下のＳｉ基板１１中に不純物１５がイオン注入さ
れない様にこのＳｉ３Ｎ、膜１４を予め厚く形成してお
き、不純物１５を高いエネルギでイオン注入することに
よって、Ｓｉ基板１１の表面がら深い位置にまでチャネ
ルストッパ１７を形成することが考えられる。
しかし、熱酸化はＳｉ、Ｎ、膜１４をマスクとして行う
ので、このＳｉ３Ｎ、膜１４をあまり厚くすると、熱酸
化時に生ずる応力が大きくなってＳｉ基板１１に結晶欠
陥が発生し、リーク電流が増大したりする。
ので、このＳｉ３Ｎ、膜１４をあまり厚くすると、熱酸
化時に生ずる応力が大きくなってＳｉ基板１１に結晶欠
陥が発生し、リーク電流が増大したりする。
本発明による半導体装置の製造方法は、半導体基板１１
上に絶縁膜１２とこの絶縁膜１２よりも酸化されにくい
半導体層１３と酸化防止膜１４とイオン注入阻止膜１９
とを順次に形成する工程と、に除去してイオン注入阻止
領域を形成する工程と、このイオン注入阻止領域をマス
クとしてチャネルストッパ１７用の不純物１５をイオン
注入する工程と、このイオン注入の後に前記イオン注入
阻止膜１９を除去する工程と、この除去の後に前記酸化
防止膜１４をマスクとして熱酸化を行う工程とを夫々具
備している。
上に絶縁膜１２とこの絶縁膜１２よりも酸化されにくい
半導体層１３と酸化防止膜１４とイオン注入阻止膜１９
とを順次に形成する工程と、に除去してイオン注入阻止
領域を形成する工程と、このイオン注入阻止領域をマス
クとしてチャネルストッパ１７用の不純物１５をイオン
注入する工程と、このイオン注入の後に前記イオン注入
阻止膜１９を除去する工程と、この除去の後に前記酸化
防止膜１４をマスクとして熱酸化を行う工程とを夫々具
備している。
本発明による半導体装置の製造方法では、半導体基板１
１上における絶縁膜１２と酸化防止膜１４との間に絶縁
膜１２よりも酸化されにくい半導体層１３を形成してい
るので、半導体基板１１の表面と平行な方向への酸化の
進行を抑制することができて、熱酸化で生ずるバーズビ
ーク１６ａを従来よりも小さくすることができる。
１上における絶縁膜１２と酸化防止膜１４との間に絶縁
膜１２よりも酸化されにくい半導体層１３を形成してい
るので、半導体基板１１の表面と平行な方向への酸化の
進行を抑制することができて、熱酸化で生ずるバーズビ
ーク１６ａを従来よりも小さくすることができる。
また、イオン注入阻止膜１９を含むイオン注入阻止領域
を形成してからチャネルストッパ１７用の不純物１５を
イオン注入しているので、高いエネルギでイオン注入を
行っても、イオン注入阻止領域下の半導体基板ｌｌ中へ
は不純物１５が注入されない。
を形成してからチャネルストッパ１７用の不純物１５を
イオン注入しているので、高いエネルギでイオン注入を
行っても、イオン注入阻止領域下の半導体基板ｌｌ中へ
は不純物１５が注入されない。
他方、イオン注入阻止領域以外の領域下の半導体基板ｌ
ｌ中へは深い位置にまで不純物１５をイオン注入するこ
とができて、半導体基板１１中の深い位置にまでチャネ
ルストッパ１７を形成することができる。
ｌ中へは深い位置にまで不純物１５をイオン注入するこ
とができて、半導体基板１１中の深い位置にまでチャネ
ルストッパ１７を形成することができる。
しかも、熱酸化はイオン注入阻止膜１９を除去してから
行うので、イオン注入前にイオン注入阻止膜１９を形成
しておいても、熱酸化時に生ずる応力は増大せず、半導
体基板１１に発生する結晶欠陥も増大しない。
行うので、イオン注入前にイオン注入阻止膜１９を形成
しておいても、熱酸化時に生ずる応力は増大せず、半導
体基板１１に発生する結晶欠陥も増大しない。
以下、本発明の一実施例を第１図及び第２図を参照しな
がら説明する。
がら説明する。
本実施例では、第１Ａ図に示す様に、例えばｐ型のＳｉ
基板１１の表面を熱酸化することによって、厚さ４０〜
５０人程度の程度ｎｇ膜１２をまず形成する。
基板１１の表面を熱酸化することによって、厚さ４０〜
５０人程度の程度ｎｇ膜１２をまず形成する。
次いで、このＳｉｎ、膜１２上に、厚さ７００〜８００
人程度の多結程度ｉ膜１３と、厚さ１０００人程度程度
ｉ３Ｎ、膜１４と、厚さ３０００〜４０００人程度の５
ｉｎ２程度９とを、夫々ＣＶＤ法によって順次に形成す
る。
人程度の多結程度ｉ膜１３と、厚さ１０００人程度程度
ｉ３Ｎ、膜１４と、厚さ３０００〜４０００人程度の５
ｉｎ２程度９とを、夫々ＣＶＤ法によって順次に形成す
る。
次に、第１Ｂ図に示す様に、ＳｉＯ□膜１９膜用９：＋
Ｎ４膜１４と多結晶Ｓｉ膜１３のうちの３００人程程度
厚さとを、所定パターンに選択的に除去する。
Ｎ４膜１４と多結晶Ｓｉ膜１３のうちの３００人程程度
厚さとを、所定パターンに選択的に除去する。
そしてこの状態で、チャネルストッパ形成用の不純物１
５をイオン注入する。不純物１５としてはＢ゛を用い、
加速エネルギは約６０ ｋｅＶ （ＢＦｇの加速エネ
ルギは約３００ｋｅＶ）、ドーズ量は約７ Ｘ １０”
／ｎ（とじた。
５をイオン注入する。不純物１５としてはＢ゛を用い、
加速エネルギは約６０ ｋｅＶ （ＢＦｇの加速エネ
ルギは約３００ｋｅＶ）、ドーズ量は約７ Ｘ １０”
／ｎ（とじた。
上述の様な高い加速エネルギを用いても、ＳｉＪ。
膜１４上に更にＳｉｎｇ膜１９膜形９しであるので、５
ｉＪｎ膜１４下のＳｉ基板１１中には不純物１５は注入
されない。
ｉＪｎ膜１４下のＳｉ基板１１中には不純物１５は注入
されない。
これに対して、Ｓｉ基板１１のうちでＳｉ３Ｎ、膜１４
下以外の領域には、第２図に示す様に、後の熱酸化によ
るＳｉＯ□膜１６（第１Ｄ図）とＳｉ基板１１との界面
近傍という深い位置で濃度が最も高くなる様に、不純物
１５が注入される。
下以外の領域には、第２図に示す様に、後の熱酸化によ
るＳｉＯ□膜１６（第１Ｄ図）とＳｉ基板１１との界面
近傍という深い位置で濃度が最も高くなる様に、不純物
１５が注入される。
次に、第１Ｃ図に示す様に５ｉＯ１膜１９のみを除去し
、不純物１５の活性化のための熱処理を行い、更に、Ｓ
ｉ ３Ｎ、膜１４を酸化防止膜として熱酸化を行う。
、不純物１５の活性化のための熱処理を行い、更に、Ｓ
ｉ ３Ｎ、膜１４を酸化防止膜として熱酸化を行う。
すると、第１Ｄ図に示す様に、素子分離領域となる５ｉ
０２膜１６とこのＳｉｎｇ膜１６下のチャネルストッパ
１７とが形成される。その後、Ｓｉ、Ｎ、膜１４や多結
晶Ｓｉ膜１３を除去する。
０２膜１６とこのＳｉｎｇ膜１６下のチャネルストッパ
１７とが形成される。その後、Ｓｉ、Ｎ、膜１４や多結
晶Ｓｉ膜１３を除去する。
以上の様な本実施例によって製造した半導体装置では、
第１Ｄ図と第３Ｂ図との比較からも明らかな様に、先願
の方法による半導体装置よりもＳｉ基板１１中の深い位
置にまでチャネルストッパ１７が形成されるので、バッ
チスルー耐圧が高い。
第１Ｄ図と第３Ｂ図との比較からも明らかな様に、先願
の方法による半導体装置よりもＳｉ基板１１中の深い位
置にまでチャネルストッパ１７が形成されるので、バッ
チスルー耐圧が高い。
また、不純物１５の濃度が第２図に示した様に分布する
様にイオン注入を行っているので、チャネルストッパ１
７の酸化増速拡散が抑制され、チャネルストッパ１７が
素子領域の方向へ延びるという狭チャネル効果も低（抑
制される。
様にイオン注入を行っているので、チャネルストッパ１
７の酸化増速拡散が抑制され、チャネルストッパ１７が
素子領域の方向へ延びるという狭チャネル効果も低（抑
制される。
なお、イオン注入に対するマスク効果を高めるために本
実施例ではＳｉＯ□膜１９膜用９たが、ＳｉＯ□の代り
にＳＯＧやレジスト等を用いることもできる。
実施例ではＳｉＯ□膜１９膜用９たが、ＳｉＯ□の代り
にＳＯＧやレジスト等を用いることもできる。
〔発明の効果〕
本発明による半導体装置の製造方法では、熱酸化で生ず
るバーズビークを従来よりも小さくすることができるの
で、集積度の高い半導体装置を製造することができる。
るバーズビークを従来よりも小さくすることができるの
で、集積度の高い半導体装置を製造することができる。
また、半導体基板に発生する結晶欠陥を増大させること
なく半導体基板中の深い位置にまでチャネルストッパを
形成することができるので、パンチスルー耐圧の高い半
導体装置を製造することができる。
なく半導体基板中の深い位置にまでチャネルストッパを
形成することができるので、パンチスルー耐圧の高い半
導体装置を製造することができる。
第１図は本発明の一実施例を順次に示す側断面図、第２
図は一実施例でイオン注入した不純物の濃度分布を示す
グラフである。 第３図は本出願・人による先願の方法を順次に示す側断
面図、第４図は別の従来の方法によって製造した半導体
装置の側断面図である。 なお図面に用いた符号において、 １１−−−一−・−・−・−一−−−・・・・Ｓｉ基板
１２−・・−・−−一−−−・・−−−−−−５ｉ Ｏ
□膜１３・−・−・・・−・−・多結晶Ｓｔ膜１４・−
・・−−一−−−−・−・−５ｉ３Ｎ、膜１５−・・・
−・−・−・・−・・・−不純物１６ａ・・・・・−・
・−・・・バーズビーク１７−・・＝・−・−・−・・
・−・・チャネルスト、パ１９・−一−−−・・−・・
−・−・−５ｉＯ□膜である。
図は一実施例でイオン注入した不純物の濃度分布を示す
グラフである。 第３図は本出願・人による先願の方法を順次に示す側断
面図、第４図は別の従来の方法によって製造した半導体
装置の側断面図である。 なお図面に用いた符号において、 １１−−−一−・−・−・−一−−−・・・・Ｓｉ基板
１２−・・−・−−一−−−・・−−−−−−５ｉ Ｏ
□膜１３・−・−・・・−・−・多結晶Ｓｔ膜１４・−
・・−−一−−−−・−・−５ｉ３Ｎ、膜１５−・・・
−・−・−・・−・・・−不純物１６ａ・・・・・−・
・−・・・バーズビーク１７−・・＝・−・−・−・・
・−・・チャネルスト、パ１９・−一−−−・・−・・
−・−・−５ｉＯ□膜である。
Claims (1)
- 【特許請求の範囲】 半導体基板上に絶縁膜とこの絶縁膜よりも酸化されに
くい半導体層と酸化防止膜とイオン注入阻止膜とを順次
に形成する工程と、 前記イオン注入阻止膜と前記酸化防止膜と前記半導体層
の暑さ方向における少なくとも一部とを選択的に除去し
てイオン注入阻止領域を形成する工程と、 このイオン注入阻止領域をマスクとしてチャネルストッ
パ用の不純物をイオン注入する工程と、このイオン注入
の後に前記イオン注入阻止膜を除去する工程と、 この除去の後に前記酸化防止膜をマスクとして熱酸化を
行う工程とを夫々具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25662187A JPH0198246A (ja) | 1987-10-12 | 1987-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25662187A JPH0198246A (ja) | 1987-10-12 | 1987-10-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0198246A true JPH0198246A (ja) | 1989-04-17 |
Family
ID=17295159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25662187A Pending JPH0198246A (ja) | 1987-10-12 | 1987-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0198246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472905A (en) * | 1990-11-17 | 1995-12-05 | Samsung Electronics Co., Ltd. | Method for forming a field oxide layer of a semiconductor integrated circuit device |
-
1987
- 1987-10-12 JP JP25662187A patent/JPH0198246A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472905A (en) * | 1990-11-17 | 1995-12-05 | Samsung Electronics Co., Ltd. | Method for forming a field oxide layer of a semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273636B2 (ja) | 集積回路及びその製造方法 | |
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPS622465B2 (ja) | ||
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| US6258693B1 (en) | Ion implantation for scalability of isolation in an integrated circuit | |
| JP2006086519A (ja) | 半導体装置の製造方法 | |
| JPH0198246A (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPH07307305A (ja) | 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法 | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| JPH03142856A (ja) | 半導体装置の製造方法 | |
| JPS63110658A (ja) | 半導体装置の製造方法 | |
| KR930001556B1 (ko) | 반도체 소자의 격리산화막 형성방법 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JP2000357689A (ja) | 酸化物領域を有する集積回路デバイス | |
| JPH097967A (ja) | 半導体装置の製造方法 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| KR100579973B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| KR100190382B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100379503B1 (ko) | 산화막형성방법 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 |