JPH0199244A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0199244A JPH0199244A JP62257692A JP25769287A JPH0199244A JP H0199244 A JPH0199244 A JP H0199244A JP 62257692 A JP62257692 A JP 62257692A JP 25769287 A JP25769287 A JP 25769287A JP H0199244 A JPH0199244 A JP H0199244A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- case
- circuit device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関する。
第３図および第４図はそれぞれ従来の高信頼性半導体集
積回路装置の断面構造図で、セラミックケース１４ある
いは金属カンケース１１内に半導体チップ２をマウント
シ、ポンディング・ワイヤー３によシケースの端子４と
チップ間を接続し、セラミックキャップ１５あるいは金
属製キャップ１６をケースに熱圧着もしくは溶接によっ
て取り付は封止した構造を有する。この場合、封止材に
は信頼性の高いセラミックまたは金属製のケースが用い
られ、さらに１機械的、熱的、電気的試験を含むさまざ
まのスクリーニングを実施して不良品を取プ除くことに
よシ、高い信頼性を得ている。
積回路装置の断面構造図で、セラミックケース１４ある
いは金属カンケース１１内に半導体チップ２をマウント
シ、ポンディング・ワイヤー３によシケースの端子４と
チップ間を接続し、セラミックキャップ１５あるいは金
属製キャップ１６をケースに熱圧着もしくは溶接によっ
て取り付は封止した構造を有する。この場合、封止材に
は信頼性の高いセラミックまたは金属製のケースが用い
られ、さらに１機械的、熱的、電気的試験を含むさまざ
まのスクリーニングを実施して不良品を取プ除くことに
よシ、高い信頼性を得ている。
上述したように従来の高信頼性半導体集積回路装置は、
さまざまのスクリーニングを施こすととくより高い信頼
性を得ているが、これらのスクリーニングは、半導体チ
ップ２に対して機械的、熱的、電気的ストレスを加える
ことによシ、チップを早期に劣化させ、内在する不良を
試験期間内に顕在化させることを目的とするものである
。従って、スクリーニングの度合によりては、良品の素
子そのものも悪化させる可能性をも含んでおシ、スクリ
ーニングによって、完全に内在する不良が顕在化したか
どうかを判定することは困難である。
さまざまのスクリーニングを施こすととくより高い信頼
性を得ているが、これらのスクリーニングは、半導体チ
ップ２に対して機械的、熱的、電気的ストレスを加える
ことによシ、チップを早期に劣化させ、内在する不良を
試験期間内に顕在化させることを目的とするものである
。従って、スクリーニングの度合によりては、良品の素
子そのものも悪化させる可能性をも含んでおシ、スクリ
ーニングによって、完全に内在する不良が顕在化したか
どうかを判定することは困難である。
このため真に高い信頼性を得るためには、非常に多くの
素子にくり返しスクリーニングを加え、生き残った少数
の素子を使用するような選別法しか実施することができ
ない。しかも、得られた素子のいずれが将来不良になる
か伺うかさえ判定する〔問題点を解決するための手段〕 本発明によれば、ケース内に半導体チップを載置する構
造の半導体集積回路装置は、前記ケース内部の半導体チ
ップ上に透明なセラミックまたはガラスからなる観察窓
を具備して形成されることを含む。
素子にくり返しスクリーニングを加え、生き残った少数
の素子を使用するような選別法しか実施することができ
ない。しかも、得られた素子のいずれが将来不良になる
か伺うかさえ判定する〔問題点を解決するための手段〕 本発明によれば、ケース内に半導体チップを載置する構
造の半導体集積回路装置は、前記ケース内部の半導体チ
ップ上に透明なセラミックまたはガラスからなる観察窓
を具備して形成されることを含む。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す半導体集積回路装置の
断面構造図である。本実施例によれば、ネジ穴を設けた
セラミックケース１の内に半導体チップ２をマウントし
、ボンディングワイヤー３によりてチップ２と端子４と
を接続し、透明なセラミックあるいはガラスの窓６を設
けたキャップ５を熱圧着で取り付けて封止し、さらＫこ
のキャップ全体を覆うように保護カバー７が取り付はネ
ジ８によってケース１に取シ付けられる。ここで、９お
よび１０はナツトおよび座金をそれぞれ示す。
断面構造図である。本実施例によれば、ネジ穴を設けた
セラミックケース１の内に半導体チップ２をマウントし
、ボンディングワイヤー３によりてチップ２と端子４と
を接続し、透明なセラミックあるいはガラスの窓６を設
けたキャップ５を熱圧着で取り付けて封止し、さらＫこ
のキャップ全体を覆うように保護カバー７が取り付はネ
ジ８によってケース１に取シ付けられる。ここで、９お
よび１０はナツトおよび座金をそれぞれ示す。
上記実かｑ例が示す構造の本発明半導体集積回路装置は
、スクリーニング中保饅カバー７を取り付けない状態で
半導体チップ２を外部から観察可能な状態としておくこ
とにより加えられる機械的、熱的、電気的ストレスによ
ってチップ２に生じる表面的変化、すなわちり２ツク、
変色、配線のくびれ、変形およびボンディング・ワイヤ
ー３の変形停を目視により検出できるので、これらの変
化により電気的不良が発生する以前に、表面観察によυ
これらの変化の生じた素子を取シ除くことが可能となる
。また、レーザー・スキャンニングφマイクロスコープ
を用いることにより、レーザ光を照射しながら動作状態
において外部端子には表われない素子内部の任意の部分
における電気的特性変化も観察できるので、表面的変化
以外にチップ内部の特性変化に起因する不良も事前に除
去することが可能となる。
、スクリーニング中保饅カバー７を取り付けない状態で
半導体チップ２を外部から観察可能な状態としておくこ
とにより加えられる機械的、熱的、電気的ストレスによ
ってチップ２に生じる表面的変化、すなわちり２ツク、
変色、配線のくびれ、変形およびボンディング・ワイヤ
ー３の変形停を目視により検出できるので、これらの変
化により電気的不良が発生する以前に、表面観察によυ
これらの変化の生じた素子を取シ除くことが可能となる
。また、レーザー・スキャンニングφマイクロスコープ
を用いることにより、レーザ光を照射しながら動作状態
において外部端子には表われない素子内部の任意の部分
における電気的特性変化も観察できるので、表面的変化
以外にチップ内部の特性変化に起因する不良も事前に除
去することが可能となる。
以上述べてきたように、光学的観察を併用してスクリー
ニングを実施した後、チップ２に対する外部光の影響を
除き、窓部分を保護するためセラミック保糎カバー７を
取り付ける。保護カバー７の取り付けに際しては、チッ
プ２に対する悪影響を防ぐため、熱ストレスを与えない
ように取り付はネジ８によって保護カバー７はケース１
に取り付けられる。この際、当然機械的ストレスが加わ
らないよう（（ネジの締め付は圧力は、十分低い値にコ
ントロールし、緩衝効果が得られる様柔らかな材質の座
金１０を用いるか、必要に応じバネ等を介することが望
ましい。
ニングを実施した後、チップ２に対する外部光の影響を
除き、窓部分を保護するためセラミック保糎カバー７を
取り付ける。保護カバー７の取り付けに際しては、チッ
プ２に対する悪影響を防ぐため、熱ストレスを与えない
ように取り付はネジ８によって保護カバー７はケース１
に取り付けられる。この際、当然機械的ストレスが加わ
らないよう（（ネジの締め付は圧力は、十分低い値にコ
ントロールし、緩衝効果が得られる様柔らかな材質の座
金１０を用いるか、必要に応じバネ等を介することが望
ましい。
第２図は本発明の他の実施例を示す半導体集積回路装置
の断面構造図である。本実施例によれば半導体テップ２
は金属カンケース１１内にマウントされボンディング・
ワイヤー３によシ端子４とチップ２が接続され、前実施
例と同様に透明なセラミックあるいはガラスの窓６を設
けた金属製キャップ１２の溶接で封止され、さらにキャ
ップ全体を覆うように金属製保護カバー１３がカシメに
よってケース１１に取り付けられる。
の断面構造図である。本実施例によれば半導体テップ２
は金属カンケース１１内にマウントされボンディング・
ワイヤー３によシ端子４とチップ２が接続され、前実施
例と同様に透明なセラミックあるいはガラスの窓６を設
けた金属製キャップ１２の溶接で封止され、さらにキャ
ップ全体を覆うように金属製保護カバー１３がカシメに
よってケース１１に取り付けられる。
本実施例が示す構造の半導体集積回路装置も、前実施例
と同様に光学的叢察を併用したスクリーニングを実権す
ることができる。このときもスクリーニングを終了した
後、金属製保護カバー１３をストレスを加えない様にカ
シメで取り付けられる。しかし、この金属製保護カバー
１３は、ケース１との間を封止する必要はないので、取
り付は後ハズレない程度に取シ付けられていれば良く、
多少のガタがあっても十分である。また金、成製に、限
らず必要番（応じ異色の樹脂材を少量充填しておいても
良い。
と同様に光学的叢察を併用したスクリーニングを実権す
ることができる。このときもスクリーニングを終了した
後、金属製保護カバー１３をストレスを加えない様にカ
シメで取り付けられる。しかし、この金属製保護カバー
１３は、ケース１との間を封止する必要はないので、取
り付は後ハズレない程度に取シ付けられていれば良く、
多少のガタがあっても十分である。また金、成製に、限
らず必要番（応じ異色の樹脂材を少量充填しておいても
良い。
以上述べてきた窓をもったケースについては、すでに紫
外線消去形プログラマブル・リードオンリーメモリー、
あるいは発光ダイオード、半導体レーザー等のケースと
して幅広く用いられており信頼性についても十分な実績
が得られているのでケースとしての信頼性に同等問題は
ない。また、保護カバーの取シ付けにはいずれも機械的
な手段を用いた場合についてのみ述べたが、悪影響を与
えない範囲であれば、熱圧着溶接あるいは接着等の方法
を当然用いてよい。
外線消去形プログラマブル・リードオンリーメモリー、
あるいは発光ダイオード、半導体レーザー等のケースと
して幅広く用いられており信頼性についても十分な実績
が得られているのでケースとしての信頼性に同等問題は
ない。また、保護カバーの取シ付けにはいずれも機械的
な手段を用いた場合についてのみ述べたが、悪影響を与
えない範囲であれば、熱圧着溶接あるいは接着等の方法
を当然用いてよい。
以上詳細に説明したように、本発明によればスクリーニ
ング中光学的および目視的観察可能なケース構造が採用
されているので、従来に比べよシ信頼性の高い半導体集
積回路装置をより安価に供給し得る効果を有する。
ング中光学的および目視的観察可能なケース構造が採用
されているので、従来に比べよシ信頼性の高い半導体集
積回路装置をより安価に供給し得る効果を有する。
第１図は本発明の一実施例を示す半導体３ｉ！、積回路
装置の断面構造図、第２図は本発明の他の実施例を示す
半導体集積回路ｖｃｔの断面構造図、第３図および第４
図はそれぞれ従来の高信頼性半導体集積回路装置の断面
構造図である。 １．１４・・・・・・セラミックｅケース、２・・・・
・・半導体チップ、３・・・・・・ボンディング・ワイ
ヤー、４・・・・・・端子、５．１５・・・・・・セラ
ミック・キャップ、６・・・・・・ガラス窓、７・・・
・・・セラミック保護カバー、８・・・・・・ネジ、９
・・・・・・ナツト、１０・・・・・・座金、１１・・
・・・・金属カンケース、１２．１６・・・・・・金属
製キャップ、１３・・・・・・金属製保護カバー。 代理人 弁理士 内 原 音 ４舗Ｇ 第 １ 図 ／ 第２ 図 第３ 回 ４ ｔｆ 第４図
装置の断面構造図、第２図は本発明の他の実施例を示す
半導体集積回路ｖｃｔの断面構造図、第３図および第４
図はそれぞれ従来の高信頼性半導体集積回路装置の断面
構造図である。 １．１４・・・・・・セラミックｅケース、２・・・・
・・半導体チップ、３・・・・・・ボンディング・ワイ
ヤー、４・・・・・・端子、５．１５・・・・・・セラ
ミック・キャップ、６・・・・・・ガラス窓、７・・・
・・・セラミック保護カバー、８・・・・・・ネジ、９
・・・・・・ナツト、１０・・・・・・座金、１１・・
・・・・金属カンケース、１２．１６・・・・・・金属
製キャップ、１３・・・・・・金属製保護カバー。 代理人 弁理士 内 原 音 ４舗Ｇ 第 １ 図 ／ 第２ 図 第３ 回 ４ ｔｆ 第４図
Claims (1)
- ケース内に半導体チップを載置する構造の半導体集積
回路装置において、前記ケースは内部の半導体チップ上
に透明なセラミックまたはガラスからなる観察窓を具備
して形成されることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257692A JPH0199244A (ja) | 1987-10-12 | 1987-10-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257692A JPH0199244A (ja) | 1987-10-12 | 1987-10-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199244A true JPH0199244A (ja) | 1989-04-18 |
Family
ID=17309783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62257692A Pending JPH0199244A (ja) | 1987-10-12 | 1987-10-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087964A (en) * | 1989-10-31 | 1992-02-11 | Mitsubishi Denki Kabushiki Kaisha | Package for a light-responsive semiconductor chip |
-
1987
- 1987-10-12 JP JP62257692A patent/JPH0199244A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087964A (en) * | 1989-10-31 | 1992-02-11 | Mitsubishi Denki Kabushiki Kaisha | Package for a light-responsive semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6908791B2 (en) | MEMS device wafer-level package | |
| US20060001116A1 (en) | Semiconductor module with a semiconductor sensor chip and a plastic package as well as method for its production | |
| US7582954B1 (en) | Optical leadless leadframe package | |
| US5264730A (en) | Resin mold package structure of integrated circuit | |
| JP2897754B2 (ja) | 半導体装置の検査方法 | |
| KR100806885B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US6750939B2 (en) | System and method for manufacturing liquid crystal micro displays | |
| US6608725B2 (en) | Optical module | |
| JPH03151666A (ja) | 固体撮像装置の製造方法 | |
| US20100181636A1 (en) | Optical device, solid-state imaging device, and method of manufacturing optical device | |
| US5872449A (en) | Semiconductor package qualification chip | |
| JP4374300B2 (ja) | 半導体装置用キャップ | |
| JPH03286547A (ja) | 半導体レーザ装置の製造方法 | |
| KR900007758B1 (ko) | 반도체 장치 | |
| GB2336720A (en) | Lead frames for semiconductor devices | |
| JP4407785B2 (ja) | 半導体装置及びその検査方法 | |
| JP2985423B2 (ja) | 半導体装置 | |
| JPH11145375A (ja) | 半導体装置及びその製造方法 | |
| US6674153B2 (en) | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device | |
| JPS5885543A (ja) | 半導体装置の製造方法 | |
| JP2000174349A (ja) | 光半導体パッケージ | |
| JP3230267B2 (ja) | 外観検査装置および外観検査方法 | |
| JPH0373142B2 (ja) | ||
| US4731753A (en) | Package for semiconductor device | |
| JPH07245357A (ja) | 半導体装置及びその検査方法 |