JPS5885543A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5885543A JPS5885543A JP56183879A JP18387981A JPS5885543A JP S5885543 A JPS5885543 A JP S5885543A JP 56183879 A JP56183879 A JP 56183879A JP 18387981 A JP18387981 A JP 18387981A JP S5885543 A JPS5885543 A JP S5885543A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- ceramic substrate
- resin
- ceramic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、信頼性の高い半纏体装挿′を、不良品発生
率の低い方法で製造できる半導体装面の製造方法に関す
るものである。
率の低い方法で製造できる半導体装面の製造方法に関す
るものである。
さて、半導体装置の集積度が増大し、また信号伝播速度
が高速化すると共に、半導体装置からの発熱量も多くな
シ、普通の構造では放熱が困難になるため、半導体装置
の使用に際しては、放熱フィンの如き、放熱を容易なら
しめる手段を設けている。しかるに半導体装置の製造工
程における特性テストの段階で、かかる放熱フィンを使
用しないままテストすると、中にこもった熱のために、
良品であった半導体チップが逆に不良品になってし１う
という問題点があった。また従来は、半導体チップをパ
ッケージ内に組込み、封止してしまった後でリードを通
して該チップの特性テストを行なっていたので、テスト
の結果、不良チップのあることが判明しても、パッケー
ジの封止部を破壊しないとチップの交換ができず、その
ための工数がかさむうえ、封止部を一肚破壊すると再封
型が技術的に困難な場合も多く、従ってこのような場合
のチップ交換は一般的には行なわれていない。
が高速化すると共に、半導体装置からの発熱量も多くな
シ、普通の構造では放熱が困難になるため、半導体装置
の使用に際しては、放熱フィンの如き、放熱を容易なら
しめる手段を設けている。しかるに半導体装置の製造工
程における特性テストの段階で、かかる放熱フィンを使
用しないままテストすると、中にこもった熱のために、
良品であった半導体チップが逆に不良品になってし１う
という問題点があった。また従来は、半導体チップをパ
ッケージ内に組込み、封止してしまった後でリードを通
して該チップの特性テストを行なっていたので、テスト
の結果、不良チップのあることが判明しても、パッケー
ジの封止部を破壊しないとチップの交換ができず、その
ための工数がかさむうえ、封止部を一肚破壊すると再封
型が技術的に困難な場合も多く、従ってこのような場合
のチップ交換は一般的には行なわれていない。
そこで、半導体チップをパッケージ内に封止する前に特
性検査を実施して不良チップを発県し、それを良品チッ
プと交換した後、パッケージの封止を行なうことが当然
考えられる。しかしこれを笑箔するためには次のような
技術的問題点がある。
性検査を実施して不良チップを発県し、それを良品チッ
プと交換した後、パッケージの封止を行なうことが当然
考えられる。しかしこれを笑箔するためには次のような
技術的問題点がある。
先ず、半導体チップを登載して、いるセラミック基板か
らｚ、ｑ出されている多数のリードを、それまでリード
フレームで保持していたのを、テストのためには該フレ
ームから開放しなければならないが（開放しないと、全
リードがフレームによシ短絡状態にある）、開放すると
必然的に他のものに接触したシして曲がりを生じ、後に
封止を行なう際の障害になる。
らｚ、ｑ出されている多数のリードを、それまでリード
フレームで保持していたのを、テストのためには該フレ
ームから開放しなければならないが（開放しないと、全
リードがフレームによシ短絡状態にある）、開放すると
必然的に他のものに接触したシして曲がりを生じ、後に
封止を行なう際の障害になる。
またパッケージの封止をせずに半導体チップのテストを
行々うためには、放熱性を考慮してフィン構造物等を取
り付け、さらにチップ表面を、例えば半田表向仕上げ等
を実施して電気的接触性の良好な表向状態とする必要が
ある。しかし、このような状態でテストを行なった後、
現在一般に用いられているような、ガラスや金属ろう材
によるパッケージの高温封止全行なおうとすると、前述
のリードの曲が漫による障害のほか、４００度Ｃにも達
する高温のため、半田表面仕上けが順化したシ、また半
田が溶けて中に入シ込み、下地金属と合金化するなどの
好１しくない現象が発生するので、上述のよう゛な、高
温封止は技術的に実現が困難である。
行々うためには、放熱性を考慮してフィン構造物等を取
り付け、さらにチップ表面を、例えば半田表向仕上げ等
を実施して電気的接触性の良好な表向状態とする必要が
ある。しかし、このような状態でテストを行なった後、
現在一般に用いられているような、ガラスや金属ろう材
によるパッケージの高温封止全行なおうとすると、前述
のリードの曲が漫による障害のほか、４００度Ｃにも達
する高温のため、半田表面仕上けが順化したシ、また半
田が溶けて中に入シ込み、下地金属と合金化するなどの
好１しくない現象が発生するので、上述のよう゛な、高
温封止は技術的に実現が困難である。
本発明は、上述のような従来の技術的事情にヵ・んがみ
なされたものであシ、従って本発明の目的は、テストに
際し、中にこもった熱で半導体チップが不良品化するこ
となく、またテストによシネ良チップが発見されたとき
はその交換が容易であり、しかもその後のパッケージの
封止が技術的に容易に実施できるような半導体装置の製
造方法を提供することにある。
なされたものであシ、従って本発明の目的は、テストに
際し、中にこもった熱で半導体チップが不良品化するこ
となく、またテストによシネ良チップが発見されたとき
はその交換が容易であり、しかもその後のパッケージの
封止が技術的に容易に実施できるような半導体装置の製
造方法を提供することにある。
本発明の着眼点は、半田の軟化温度よシ高い温度を要し
ない封止方法を採用することで高温封止に伴う欠点を排
除する点にある。すなわち製品途上にある半導体部品を
特性試験を可能にする構造に仕上げた後、特性試験を行
ない、封止は樹脂を用いて行なうが、信頼性を高めるた
め２重封止を採用し、それによシガラスや金属ろう封止
を採用した場合と同等の高信頼性を保持する半導体装置
を提供するようにした点にある。
ない封止方法を採用することで高温封止に伴う欠点を排
除する点にある。すなわち製品途上にある半導体部品を
特性試験を可能にする構造に仕上げた後、特性試験を行
ない、封止は樹脂を用いて行なうが、信頼性を高めるた
め２重封止を採用し、それによシガラスや金属ろう封止
を採用した場合と同等の高信頼性を保持する半導体装置
を提供するようにした点にある。
次に図を参照して本発明の一実施例を説明する。
第１図（イ）は製品途上にある半導体部品の側面図であ
り、第１図（ロ）は同平面図（但し、寸法関係は、平面
図の万が側面図より縮小して示しである）でめる。これ
らの図に２いて、１はセラミック基板であり、その上下
面又は内部に図示せざる適切なメタライズ配線がなされ
、また下面には多数本のり一ド２がろう接されている。
り、第１図（ロ）は同平面図（但し、寸法関係は、平面
図の万が側面図より縮小して示しである）でめる。これ
らの図に２いて、１はセラミック基板であり、その上下
面又は内部に図示せざる適切なメタライズ配線がなされ
、また下面には多数本のり一ド２がろう接されている。
リード２は一体フレーム３によシ端部を連結され、曲り
等の発生が防止される構造となっている。４は半導体チ
ップで適切な接合剤でセラミック基板ｌに接合され、ボ
ンデングワイヤ５でセラミック基板１上の配線とテップ
４の電極が接続されている。なお、６は後はど形成され
るノツチ部分である。
等の発生が防止される構造となっている。４は半導体チ
ップで適切な接合剤でセラミック基板ｌに接合され、ボ
ンデングワイヤ５でセラミック基板１上の配線とテップ
４の電極が接続されている。なお、６は後はど形成され
るノツチ部分である。
第２図（イ）は、本発明による製造方法の途中の工程に
おける半製品の側面図、第２図（ａ）は同平面図である
。これらの図において、７ｆｌ特性検査用補助基板、７
′は該基板７に設けた窓部、８は半田接続、９は放熱フ
ィン、である。
おける半製品の側面図、第２図（ａ）は同平面図である
。これらの図において、７ｆｌ特性検査用補助基板、７
′は該基板７に設けた窓部、８は半田接続、９は放熱フ
ィン、である。
第２図において、リード２はフレーム３から外され折り
曲げ成形された後、図示の如く特性検査用補助基板７に
半田接続（８）される。後に最終製品となった半導体装
置が放熱フィンを取付けて使用されるものであれば、出
来る限りそれと同じ条件を実埃した上でテストするため
に、セラミック基板１に放熱フィン９が取付けられる。
曲げ成形された後、図示の如く特性検査用補助基板７に
半田接続（８）される。後に最終製品となった半導体装
置が放熱フィンを取付けて使用されるものであれば、出
来る限りそれと同じ条件を実埃した上でテストするため
に、セラミック基板１に放熱フィン９が取付けられる。
またノツチ６も形成されている。第２図（ロ）に見られ
るように、補助基板７の窓部７′から、セラミック基板
１およびそれに登載されたチップ４をのぞき見ることが
できる。
るように、補助基板７の窓部７′から、セラミック基板
１およびそれに登載されたチップ４をのぞき見ることが
できる。
さて、このような状態で基板７の図示せざる電極に特性
検査のためのグローブ（図示せず）が当てられ、該電極
、リード２、ボンディングワイヤ５を通してチップ４の
特性検査がなされる０図から分かるように、リード２は
すべて補助基板７に端部が固定されているので、かかる
取り扱い中に、リード２０曲シ変形が生じることはない
。特性検査の結果、何れかのチップ４が不良であると判
定されれば、当該チップおよびボンディングワイヤ５を
窓部７′から取り出して除去し、代りに良品のチップお
よびワイヤを書組込みした後、特性検査を繰り返えす。
検査のためのグローブ（図示せず）が当てられ、該電極
、リード２、ボンディングワイヤ５を通してチップ４の
特性検査がなされる０図から分かるように、リード２は
すべて補助基板７に端部が固定されているので、かかる
取り扱い中に、リード２０曲シ変形が生じることはない
。特性検査の結果、何れかのチップ４が不良であると判
定されれば、当該チップおよびボンディングワイヤ５を
窓部７′から取り出して除去し、代りに良品のチップお
よびワイヤを書組込みした後、特性検査を繰り返えす。
特性検査が終了した陵の工程を第３図を参照して次に説
明する。
明する。
第３図は、本発明による製造方法によって製造された完
成品を説明するための側断面図である。
成品を説明するための側断面図である。
同図において、１０はセラミックキャップ、ｌｌｄ金輛
性キャップ、１２はエポキシ樹脂、１３はゲル状樹脂、
である。
性キャップ、１２はエポキシ樹脂、１３はゲル状樹脂、
である。
特性検査が終了すると、第３図に示すように、セラミッ
クキャップｌＯがエポキシ樹脂１２によりセラミック基
板ｌに接着され、ひとまず封止が完成する。エポキシ樹
脂が熱硬化を起こす温度は１００〜２００度Ｃという比
較的低温であるから、かかる封止作業によって半田部が
溶けて変形するようなことはないので、前述した高温封
止に伴う弊害は発生しない。しかし封止材料としてのエ
ポキシ樹脂は、高温封止の際用いられるガラスやろう材
よりも信頼性の点で劣っているため、更にセラミックキ
ャップ１０の上から金属性キャップ１１をかぶせ、該キ
ャップＩｌの端部をセラミック基板ｌのノツチ６へかし
めて固着する。このとき、予め適量のゲル状樹脂（例え
ばシリコンゲル）１３をキャップ１１と１０の間に充填
しておき、キャップ１１の端部をセラミック基板ｌのノ
ツチ６にかしめたとき、キャップＩＯと基板１とキャッ
プ１１により形成される閉空間中に丁度ゲル状樹脂が充
満するようにする。これによシ、エポキシ樹脂１２によ
る封止の外側がシリコンゲルの如きゲル状樹脂１３で保
護され、二重構造の封止が得られる。この際、最初の封
止部であるエポキシ樹脂１２の外側周辺にさえ、ゲル状
樹脂１３が充満すれば、前記閉空間に空隙があったとし
ても効果は同じである。次に半田接続部８に２ける接続
を解除してリード２を補助基板７から取シ外すことによ
シ、製品としての半導体装置が得られる。
クキャップｌＯがエポキシ樹脂１２によりセラミック基
板ｌに接着され、ひとまず封止が完成する。エポキシ樹
脂が熱硬化を起こす温度は１００〜２００度Ｃという比
較的低温であるから、かかる封止作業によって半田部が
溶けて変形するようなことはないので、前述した高温封
止に伴う弊害は発生しない。しかし封止材料としてのエ
ポキシ樹脂は、高温封止の際用いられるガラスやろう材
よりも信頼性の点で劣っているため、更にセラミックキ
ャップ１０の上から金属性キャップ１１をかぶせ、該キ
ャップＩｌの端部をセラミック基板ｌのノツチ６へかし
めて固着する。このとき、予め適量のゲル状樹脂（例え
ばシリコンゲル）１３をキャップ１１と１０の間に充填
しておき、キャップ１１の端部をセラミック基板ｌのノ
ツチ６にかしめたとき、キャップＩＯと基板１とキャッ
プ１１により形成される閉空間中に丁度ゲル状樹脂が充
満するようにする。これによシ、エポキシ樹脂１２によ
る封止の外側がシリコンゲルの如きゲル状樹脂１３で保
護され、二重構造の封止が得られる。この際、最初の封
止部であるエポキシ樹脂１２の外側周辺にさえ、ゲル状
樹脂１３が充満すれば、前記閉空間に空隙があったとし
ても効果は同じである。次に半田接続部８に２ける接続
を解除してリード２を補助基板７から取シ外すことによ
シ、製品としての半導体装置が得られる。
以上の説明から明らかなように、本発明の製造方法によ
れば、最終製品としての半導体装置の使用される環境と
近似した環境下で半導体チップの特性検査を実施するこ
とができ、しかもその際、不良と判定されたチップは容
易に交換が可能であり、それでいて封止構造の信頼性も
高いことが理解されたであろう。
れば、最終製品としての半導体装置の使用される環境と
近似した環境下で半導体チップの特性検査を実施するこ
とができ、しかもその際、不良と判定されたチップは容
易に交換が可能であり、それでいて封止構造の信頼性も
高いことが理解されたであろう。
第４図は本発明の製造方法により製造された他の半導体
装ｔｉｔの構造を示す断面図である。同図に示す構造で
は、金属性キャップ１１の下端が、セラミック基板ｌの
側部にノツチ係合することなく、該基板１の下面を越え
て延長し、該延長寸法とほぼ同じ厚みでセラミック基板
ｌの下面にゴム系プラスチック材１４を充填して第３の
封止構造とし、更に信頼性を高めだ構造になっている。
装ｔｉｔの構造を示す断面図である。同図に示す構造で
は、金属性キャップ１１の下端が、セラミック基板ｌの
側部にノツチ係合することなく、該基板１の下面を越え
て延長し、該延長寸法とほぼ同じ厚みでセラミック基板
ｌの下面にゴム系プラスチック材１４を充填して第３の
封止構造とし、更に信頼性を高めだ構造になっている。
なお１５はリードビンである。
以上説明したように、本発明の製造方法によれば、信頼
性の高い半導体装置を、歩留り良く、つまりコスト低廉
に製造できるという利点がある。
性の高い半導体装置を、歩留り良く、つまりコスト低廉
に製造できるという利点がある。
第１図（イ）は製品途上にある半導体部品の側面図、第
１図（ロ）Ｆｉ同同面面図第２図（イ）は、本発明によ
る製造方法の途中の工程における半製品の側面図、第２
図←）は同平面図、第３図は完成品を説明するための仰
１断面図、第４図は本発明の製造方法によシ製造された
他の半導体装置の構造を示す断面図、である。 符号説明 １・・セラミック基板、２・・・リード、３・・・フレ
−ム、４・・・半導体チップ、５・・・ボンディングワ
イヤ、６・・・ノツチ、７・・・特性検査用補助基板、
７′・・・該基板７の窓部、８・・・半田接続、９・・
・放熱フィン、ｌＯ・・・セラミックキャップ、１１・
・・金属性キャップ、１２・・・エポキシ樹脂、１３・
・・ゲル状樹脂、１４・・・ゴム系プラスチック材、１
５・・・リードビン。 代理人 弁理士 並 木 昭 夫 １１− 第１図（イ） 第１ 図（ロ） フ 第２図（イ）
１図（ロ）Ｆｉ同同面面図第２図（イ）は、本発明によ
る製造方法の途中の工程における半製品の側面図、第２
図←）は同平面図、第３図は完成品を説明するための仰
１断面図、第４図は本発明の製造方法によシ製造された
他の半導体装置の構造を示す断面図、である。 符号説明 １・・セラミック基板、２・・・リード、３・・・フレ
−ム、４・・・半導体チップ、５・・・ボンディングワ
イヤ、６・・・ノツチ、７・・・特性検査用補助基板、
７′・・・該基板７の窓部、８・・・半田接続、９・・
・放熱フィン、ｌＯ・・・セラミックキャップ、１１・
・・金属性キャップ、１２・・・エポキシ樹脂、１３・
・・ゲル状樹脂、１４・・・ゴム系プラスチック材、１
５・・・リードビン。 代理人 弁理士 並 木 昭 夫 １１− 第１図（イ） 第１ 図（ロ） フ 第２図（イ）
Claims (1)
- ■）セラミック基板上に半導体チップを登載し、該基板
から導出するリードと半導体チップとの間をボンデング
ワイヤにより接続して成る半導体部品を用意する段階と
、該部品の最終製品として使用されるときの態様に従っ
て放熱フィンを取付けまたは取付けずして該部品を、そ
の導出リードに所要の変形を加え、該リード端を特性検
査用補助基板に半田付けすることによシ該補助基板にて
支持する段階と、最終製品として使用される環境に近似
した環境のもとて前記半導体部品の特性検査を実相して
不良チップが検出されたらそれを良品チップに交換する
段階と、前記半導体チップおよびボンデングワイヤの全
体をおおうようにセラミックキャップを配置し該キャッ
プと前記セラミック基板との間を半田が溶融しない程度
の温度で熱硬化する熱硬化性樹脂を用いて封止する段階
と、更に前記セラミックキャップの外側から金属性キャ
ップでおおい、両キャップ間の空隙の一部または全体に
樹脂を充填した後、金属性キャップの下部端面を前記セ
ラミック基板の側部にノツチ状に係合させて封止するか
、或いに金属性キャンプの下部端面を前記セラミック基
数の下面を越えて延長させ、該延長寸法にはＹ相当する
厚みで前記セラミック基板の下面に樹脂を充填すること
により封止する段階と、を有して成ることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183879A JPS5885543A (ja) | 1981-11-18 | 1981-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183879A JPS5885543A (ja) | 1981-11-18 | 1981-11-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885543A true JPS5885543A (ja) | 1983-05-21 |
Family
ID=16143423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56183879A Pending JPS5885543A (ja) | 1981-11-18 | 1981-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205539A (ja) * | 1988-02-12 | 1989-08-17 | Fujitsu Ltd | 半導体装置 |
-
1981
- 1981-11-18 JP JP56183879A patent/JPS5885543A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205539A (ja) * | 1988-02-12 | 1989-08-17 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866506A (en) | Plastic-sealed IC device of heat-resistant construction | |
| US3762039A (en) | Plastic encapsulation of microcircuits | |
| US4079511A (en) | Method for packaging hermetically sealed integrated circuit chips on lead frames | |
| US6204564B1 (en) | Semiconductor device and method for making the same | |
| US4560826A (en) | Hermetically sealed chip carrier | |
| JPH0997888A (ja) | 光学装置およびその製造方法 | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| CN107619020B (zh) | 底部封装体暴露的裸片mems压力传感器集成电路封装体设计 | |
| JPH03151666A (ja) | 固体撮像装置の製造方法 | |
| JPS5885543A (ja) | 半導体装置の製造方法 | |
| JPH11307713A (ja) | 半導体装置用リードフレーム | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JP7640075B2 (ja) | パッケージ、電子部品、及び製造方法 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPS5814610Y2 (ja) | 半導体装置 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JP2531441B2 (ja) | 半導体装置 | |
| JP2533675B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05206307A (ja) | 半導体装置 |