JPH02100720A - 実行許可付き命令方式 - Google Patents
実行許可付き命令方式Info
- Publication number
- JPH02100720A JPH02100720A JP63254169A JP25416988A JPH02100720A JP H02100720 A JPH02100720 A JP H02100720A JP 63254169 A JP63254169 A JP 63254169A JP 25416988 A JP25416988 A JP 25416988A JP H02100720 A JPH02100720 A JP H02100720A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mode
- nop
- flag
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000007123 defense Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は実行許可付き命令方式に関し、特に命令の機能
を実行時に無効果とする実行許可付き命令方式に関する
。
を実行時に無効果とする実行許可付き命令方式に関する
。
従来、一つの命令の機能が実行時に指定されたモード情
報によって有効になったりあるいは無効になったりする
方法は、実現されていなかった。
報によって有効になったりあるいは無効になったりする
方法は、実現されていなかった。
上述したように、一つの命令の機能を実行時に利用者が
指定するモード情報によって有効にしたり無効にしたり
する方法が無かった。このために、利用者はプログラム
の機能の一部を無効にするときに、ソースプログラムの
その機能部分を削除し、再コンパイルしたのち再リンク
処理を行なって新規の実行詩形式プログラムを作成しな
おさなければならないという欠点がある。
指定するモード情報によって有効にしたり無効にしたり
する方法が無かった。このために、利用者はプログラム
の機能の一部を無効にするときに、ソースプログラムの
その機能部分を削除し、再コンパイルしたのち再リンク
処理を行なって新規の実行詩形式プログラムを作成しな
おさなければならないという欠点がある。
本発明の実行許可付き命令方式は、電子計算機システム
で利用者がプログラムを実行させるとき実行時のモード
を指定するためのモード設定手段と、指定されたモード
を記憶しておくモード記憶域と、命令のフェッチ部に存
在しモード情報を判定するモード判定手段と、この判定
結果が偽のときに動作し命令語中の無演算命令(以下N
OPフラグという)を判定するNOPフラグ判定手段と
、前記NOPフラグ判定手段の結果が偽のときに動作す
る通常機能実行手段と、前記NOPフラグ判定手段の結
果が真のときに動作するNOP機能実行手段を備えて構
成される。
で利用者がプログラムを実行させるとき実行時のモード
を指定するためのモード設定手段と、指定されたモード
を記憶しておくモード記憶域と、命令のフェッチ部に存
在しモード情報を判定するモード判定手段と、この判定
結果が偽のときに動作し命令語中の無演算命令(以下N
OPフラグという)を判定するNOPフラグ判定手段と
、前記NOPフラグ判定手段の結果が偽のときに動作す
る通常機能実行手段と、前記NOPフラグ判定手段の結
果が真のときに動作するNOP機能実行手段を備えて構
成される。
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例の構成を示すブロック図、第2図は
命令語の形式の一例を示す構成図である。
は本発明の一実施例の構成を示すブロック図、第2図は
命令語の形式の一例を示す構成図である。
第1図を参照すると、本発明の実行許可付き命令はモー
ド設定手段1と、モード記憶域2と、モード判定手段3
と、NOPフラグ判定手段4と、通常機能実行手段5と
、NOP機能実行手段6とから構成される。
ド設定手段1と、モード記憶域2と、モード判定手段3
と、NOPフラグ判定手段4と、通常機能実行手段5と
、NOP機能実行手段6とから構成される。
次に、本実施例の動作について説明する。
本弁明を実施するために、利用者はプログラムの実行に
先立って、タイムシェアリングシステムのコマンドある
いはジョブ制御言語などのオプション部などで、実行時
のモードを指定し、モード設定手段1を動作させる。モ
ード設定手段1は、ジョブ制御言語などで指定されたモ
ード情報を読み取り、これをモード記憶域2に設定する
。
先立って、タイムシェアリングシステムのコマンドある
いはジョブ制御言語などのオプション部などで、実行時
のモードを指定し、モード設定手段1を動作させる。モ
ード設定手段1は、ジョブ制御言語などで指定されたモ
ード情報を読み取り、これをモード記憶域2に設定する
。
プログラムの実行が開始され、計算機システムは一命令
ずつフェッチ処理を行なう。
ずつフェッチ処理を行なう。
このフェッチ処理部に存在するモード判定手段3は、モ
ード記憶域2を参照し、利用者指定のモード判定を行な
う。この結果が偽のときはNOPフラグ判定手段4が起
動される。NOPフラグ判定手段4は現在フェッチ処理
中の命令語のNOPフラグ23を参照する。NOPフラ
グ23が偽のときは通常機能実行手段5を起動し、この
命令に対して定義されている機能を実行する。
ード記憶域2を参照し、利用者指定のモード判定を行な
う。この結果が偽のときはNOPフラグ判定手段4が起
動される。NOPフラグ判定手段4は現在フェッチ処理
中の命令語のNOPフラグ23を参照する。NOPフラ
グ23が偽のときは通常機能実行手段5を起動し、この
命令に対して定義されている機能を実行する。
NOPフラグ23が真のときは、NOP機能実行手段6
を起動する。NOP機能実行手段6は現在フェッチ処理
中の命令の機能を無効にし、次の命令のフェッチ処理を
行なう、モード判定手段3の判定の結果が真のときは、
通常機能実行手段5を起動し、この命令に対して定義さ
れている機能を実行する。
を起動する。NOP機能実行手段6は現在フェッチ処理
中の命令の機能を無効にし、次の命令のフェッチ処理を
行なう、モード判定手段3の判定の結果が真のときは、
通常機能実行手段5を起動し、この命令に対して定義さ
れている機能を実行する。
以上説明したように本発明は、計算機システムに上述の
手段を導入し、命令語中にNOPフラグを設は利用者が
NOPフラグのオン/オフの設定やモード情報の設定を
行なうことにより、命令毎の機能を有効にするか無効に
するかを利用者が制御できるという効果がある。
手段を導入し、命令語中にNOPフラグを設は利用者が
NOPフラグのオン/オフの設定やモード情報の設定を
行なうことにより、命令毎の機能を有効にするか無効に
するかを利用者が制御できるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は命令語の形式の一例を示す構成図である。 1・・・モード設定手段、2・・・モード記憶域、3・
・・モード判定手段、4・・・NOPフラグ判定手段、
5・・・通常機能実行手段、6・・・NOP機能実行手
段。
2図は命令語の形式の一例を示す構成図である。 1・・・モード設定手段、2・・・モード記憶域、3・
・・モード判定手段、4・・・NOPフラグ判定手段、
5・・・通常機能実行手段、6・・・NOP機能実行手
段。
Claims (1)
- 電子計算機システムで利用者がプログラムを実行させる
とき実行時のモードを指定するためのモード設定手段と
、指定されたモードを記憶しておくモード記憶域と、命
令のフェッチ部に存在しモード情報を判定するモード判
定手段と、この判定結果が偽のときに動作し命令語中の
無演算命令(以下NOPフラグという)を判定するNO
Pフラグ判定手段と、前記NOPフラグ判定手段の結果
が偽のときに動作する通常機能実行手段と、前記NOP
フラグ判定手段の結果が真のときに動作するNOP機能
実行手段を備えて成ることを特徴とする実行許可付き命
令方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254169A JPH02100720A (ja) | 1988-10-07 | 1988-10-07 | 実行許可付き命令方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254169A JPH02100720A (ja) | 1988-10-07 | 1988-10-07 | 実行許可付き命令方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100720A true JPH02100720A (ja) | 1990-04-12 |
Family
ID=17261193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254169A Pending JPH02100720A (ja) | 1988-10-07 | 1988-10-07 | 実行許可付き命令方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100720A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196729A (ja) * | 2003-12-10 | 2005-07-21 | Renesas Technology Corp | コンパイラおよび命令コード出力装置 |
-
1988
- 1988-10-07 JP JP63254169A patent/JPH02100720A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196729A (ja) * | 2003-12-10 | 2005-07-21 | Renesas Technology Corp | コンパイラおよび命令コード出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| US6029222A (en) | Method and processor for selectively marking instructions as interruptible or uninterruptible and judging interrupt requests based on the marked instruction | |
| EP0227117B1 (en) | Program skip operation control system | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| JPS6212529B2 (ja) | ||
| JPH02100720A (ja) | 実行許可付き命令方式 | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
| JP2551075B2 (ja) | オーバレイ構造プログラム実行方式 | |
| JP7444610B2 (ja) | コンテキスト・データ管理 | |
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| JP2576386B2 (ja) | 情報処理装置 | |
| JPS63178343A (ja) | 中断点の設定方式 | |
| JPH01214934A (ja) | プログラムの間接再帰呼出し検出方式 | |
| JPS61214030A (ja) | 演算処理装置 | |
| JPH01270143A (ja) | ブレーク割り込み制御方式 | |
| JPH0424731B2 (ja) | ||
| JPH03273349A (ja) | アクセス制御方式 | |
| JPH02176940A (ja) | データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 | |
| JPS62107345A (ja) | 情報処理装置 | |
| JPH02137054A (ja) | 情報処理装置 | |
| JPH02191034A (ja) | マイクロプログラム制御装置 | |
| JPH0659883A (ja) | パイプライン処理装置のレジスタ制御方式 | |
| JPH02136938A (ja) | プロセッサ制御方法 |