JPH0210400A - 文字パターン変換方式 - Google Patents
文字パターン変換方式Info
- Publication number
- JPH0210400A JPH0210400A JP63159468A JP15946888A JPH0210400A JP H0210400 A JPH0210400 A JP H0210400A JP 63159468 A JP63159468 A JP 63159468A JP 15946888 A JP15946888 A JP 15946888A JP H0210400 A JPH0210400 A JP H0210400A
- Authority
- JP
- Japan
- Prior art keywords
- register
- pattern
- area
- stored
- character pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ドツト表示やドツト印字等に使用される文字
パターンの変換方式に関する。
パターンの変換方式に関する。
［従来の技術］
例えば漢字プリンタや漢字デイスプレィにおいてドツト
マトリックスで記憶した漢字パターンを出力する際、必
要に応じて横書きと縦書きを切換えることがある。
マトリックスで記憶した漢字パターンを出力する際、必
要に応じて横書きと縦書きを切換えることがある。
このような切換えを行なう場合、従来は横書き用の文字
パターンを記憶させたＲＯＭと縦書き用の文字パターン
を記憶させたＲＯＭの２種類を設けて切換えたり、電気
回路を使用したハードウェアにより横書きパターンから
縦書きパターンに切換えるようにしていた。
パターンを記憶させたＲＯＭと縦書き用の文字パターン
を記憶させたＲＯＭの２種類を設けて切換えたり、電気
回路を使用したハードウェアにより横書きパターンから
縦書きパターンに切換えるようにしていた。
［発明か解決しようとする課題］
しかし前者の場合はＲＯＭを２種類用意しなければなら
ずコスト高となって経済性が悪い問題があった。また後
者の場合は比較的複雑な回路を組込むことになりやはり
コスト高となって経済性が−ＨＩＨい問題があった。ま
た回路動作による遅れが大きく変換の高速化を図ること
が困難となる問題があった。
ずコスト高となって経済性が悪い問題があった。また後
者の場合は比較的複雑な回路を組込むことになりやはり
コスト高となって経済性が−ＨＩＨい問題があった。ま
た回路動作による遅れが大きく変換の高速化を図ること
が困難となる問題があった。
そこで本発明は、横書きパターンから縦書きパターンへ
変換するものにおいて、経済性にすぐれ、しかも変換の
高速化を図ることができる文字バタン変換方式を提供し
ようとするものである。
変換するものにおいて、経済性にすぐれ、しかも変換の
高速化を図ることができる文字バタン変換方式を提供し
ようとするものである。
［課題を解決するための手段］
本発明は、横古きパターンで形成された文字、数字、記
号等の文字パターンを縦書きパターンに変換する場合に
、文字パータンを縦、横それぞれ複数の領域に分け、各
領域のパターンデータをマイクロプロセッサ内のレジス
タ及びメモリを使用して同一方向にそれぞれ９０°回転
させて変換することにある。
号等の文字パターンを縦書きパターンに変換する場合に
、文字パータンを縦、横それぞれ複数の領域に分け、各
領域のパターンデータをマイクロプロセッサ内のレジス
タ及びメモリを使用して同一方向にそれぞれ９０°回転
させて変換することにある。
［作用］
このような構成の本発明においては、文字パターンを縦
、横それぞれ複数の領域に分け、各領域毎にパターンデ
ータを回転させるので、各領域の１ラインのパターンデ
ータの長さをマイクロプロセッサ内のレジスタやメモリ
で処理できる長さにすれば９０９回転のパターン変換を
マイクロプロセッサによってソフト的に処理できること
になる。
、横それぞれ複数の領域に分け、各領域毎にパターンデ
ータを回転させるので、各領域の１ラインのパターンデ
ータの長さをマイクロプロセッサ内のレジスタやメモリ
で処理できる長さにすれば９０９回転のパターン変換を
マイクロプロセッサによってソフト的に処理できること
になる。
［実施例］
以下、本発明の実施例を図面を参照して説明する。
第１図はブロック図で、１はマイクロプロセッサ、２は
２４ （Ｈ）Ｘ２４ （Ｖ）のドツトマトリックスで表
わされる文字パターンを縦３バイト×横２４バイトの構
成で多数格納１．た漢字ＲＯＭ。
２４ （Ｈ）Ｘ２４ （Ｖ）のドツトマトリックスで表
わされる文字パターンを縦３バイト×横２４バイトの構
成で多数格納１．た漢字ＲＯＭ。
３は文字パターン展開用のメモリや印字バッファや表示
バッファ等の各種メモリが設けられたＲＡＭである。前
記マイクロプロセッサ１と漢字ＲＯＭ２及びＲＡＭ３と
はアドレス争パスライン４とデータ・パスライン５によ
って接続されている。
バッファ等の各種メモリが設けられたＲＡＭである。前
記マイクロプロセッサ１と漢字ＲＯＭ２及びＲＡＭ３と
はアドレス争パスライン４とデータ・パスライン５によ
って接続されている。
前記漢字ＲＯＭ２には］、文字が３バイト×２４バイト
で格納されているが前記ＲＡＭ３にこれと同一の容量を
持つ文字パターン展開用メモリを２つ設けている。前記
文字パターン展開用メモリの１つには第２図の（ａ）に
示すように漢字ＲＯＭ２の文字パターンをそのまま展開
するようになっている。そしてこのとき展開されたパタ
ーンを第２図の（ｂ）に示すように「ア、イ、つ、工、
オ、力、キ、り、ケ」の縦３領域、横３領域の９領域に
分解するようにしている。また前記文字パターン展開用
メモリの他の１つには第３図に示すようにア〜ケの各領
域をそれぞれ９０″回転したパターンデータを格納する
「あ、い、う、え、お、か、き、く、け」の９領域に分
解されている。なお、「ア」の領域のパターンデータを
９０°回転したパターンデータを「あ」の領域に格納す
るように、「ア〜ケ」の領域はそれぞれ「あ〜け」の領
域に対応している。
で格納されているが前記ＲＡＭ３にこれと同一の容量を
持つ文字パターン展開用メモリを２つ設けている。前記
文字パターン展開用メモリの１つには第２図の（ａ）に
示すように漢字ＲＯＭ２の文字パターンをそのまま展開
するようになっている。そしてこのとき展開されたパタ
ーンを第２図の（ｂ）に示すように「ア、イ、つ、工、
オ、力、キ、り、ケ」の縦３領域、横３領域の９領域に
分解するようにしている。また前記文字パターン展開用
メモリの他の１つには第３図に示すようにア〜ケの各領
域をそれぞれ９０″回転したパターンデータを格納する
「あ、い、う、え、お、か、き、く、け」の９領域に分
解されている。なお、「ア」の領域のパターンデータを
９０°回転したパターンデータを「あ」の領域に格納す
るように、「ア〜ケ」の領域はそれぞれ「あ〜け」の領
域に対応している。
前記マイクロプロセッサ１には第４図に示すように、Ｂ
、Ｃ，Ｄ、Ｅ、Ｈ，Ｌの各レジスタＲ１〜Ｒ６、アキュ
ームレータＡ１キャリービットメモリＣＢ等が設けられ
ている。
、Ｃ，Ｄ、Ｅ、Ｈ，Ｌの各レジスタＲ１〜Ｒ６、アキュ
ームレータＡ１キャリービットメモリＣＢ等が設けられ
ている。
第２図の（ａ）において点線で囲んだ「ア」の領域を拡
大すると第５図に示すようになるが、これを９０６回転
させる場合を考えると、先ずキャリーピットメモリＣＢ
を「０」になるようにクリアし、ＣレジスタＲ２のｒｏ
ｏ （Ｈ）Ｊを格納する。
大すると第５図に示すようになるが、これを９０６回転
させる場合を考えると、先ずキャリーピットメモリＣＢ
を「０」になるようにクリアし、ＣレジスタＲ２のｒｏ
ｏ （Ｈ）Ｊを格納する。
この状態で「ア」領域の１バイト目のデータをＥレジス
タＲ，、に読出し、第６図に示すようにＲＬ （Ｒｏｔ
ａｔｅ Ｌｅｆ’ｔ Ｒｅｇｉｓｔｅｒ ）命令により
ＥレジスタＲ４をＭＳＢ側ヘシフトする。これによりＥ
レジスタＲ４のＭＳＢがキャリーピットメモリＣＢに入
る。そこでＣレジスタＲ２をやはりＲＬ命令によってＭ
ＳＢ側ヘシフトすると、ＣレジスタＲ２のＬＳＢにはキ
ャリーピットメモリＣＢの内容が格納される。すなわち
ＥレジスタＲ４のＭＳＢがキャリーピットメモリＣＢを
経由してＣレジスタＲ２のＬＳＢに格納されることにな
る。
タＲ，、に読出し、第６図に示すようにＲＬ （Ｒｏｔ
ａｔｅ Ｌｅｆ’ｔ Ｒｅｇｉｓｔｅｒ ）命令により
ＥレジスタＲ４をＭＳＢ側ヘシフトする。これによりＥ
レジスタＲ４のＭＳＢがキャリーピットメモリＣＢに入
る。そこでＣレジスタＲ２をやはりＲＬ命令によってＭ
ＳＢ側ヘシフトすると、ＣレジスタＲ２のＬＳＢにはキ
ャリーピットメモリＣＢの内容が格納される。すなわち
ＥレジスタＲ４のＭＳＢがキャリーピットメモリＣＢを
経由してＣレジスタＲ２のＬＳＢに格納されることにな
る。
続いて「ア」領域の２バイト目のデータをＥレジスタＲ
１１に読出し、ＲＬ命令によりＥレジスタＲ１４をＭＳ
Ｂ側ヘシフトする。またＣレジスタＲ２をＲＬ命令によ
ってＭＳＢ側ヘシフトする。
１１に読出し、ＲＬ命令によりＥレジスタＲ１４をＭＳ
Ｂ側ヘシフトする。またＣレジスタＲ２をＲＬ命令によ
ってＭＳＢ側ヘシフトする。
しかしてＣレジスタＲ２のＬＳＢにはキャリーピットメ
モリＣＢの内容が格納されるので、ＣレジスタＲ：、の
ＬＳＢには「ア」領域の２バイト目のＭＳＢが格納され
ることになる。
モリＣＢの内容が格納されるので、ＣレジスタＲ：、の
ＬＳＢには「ア」領域の２バイト目のＭＳＢが格納され
ることになる。
以上の制御を「ア」領域の１バイト目から８バイト目ま
で行なうと、ＣレジスタＲ２には「ア」領域の１バイト
目から８バイト目までのＭＳＢが格納されることになる
。
で行なうと、ＣレジスタＲ２には「ア」領域の１バイト
目から８バイト目までのＭＳＢが格納されることになる
。
そしてＣレジスタＲ２の内容を「あ」領域の８バイト目
に格納する。
に格納する。
このようにして「ア」領域の各バイトの何番目のビット
を取出すかは、ＥレジスタＲ５をＲＬ命令によって何回
シフトするかによって決める。
を取出すかは、ＥレジスタＲ５をＲＬ命令によって何回
シフトするかによって決める。
このようにして「ア」領域の１〜８バイトをそれぞれ１
−ビット１〜８ビツト目まで順次取出すことによって「
ア」領域のパターンデータを第７図に示すように９０″
回転したパターンデータに変換して「あ」領域に移すこ
とができる。
−ビット１〜８ビツト目まで順次取出すことによって「
ア」領域のパターンデータを第７図に示すように９０″
回転したパターンデータに変換して「あ」領域に移すこ
とができる。
以上の処理をマイクロプロセッサ１は第８図に流れ図に
基いて行なうようになっている。
基いて行なうようになっている。
すなわち先ずＷｏｒｋｌに「ア」の１バイト目の番地を
格納するとともにＷｏｒｋ２に「あ」の８バイト目の番
地を格納する。
格納するとともにＷｏｒｋ２に「あ」の８バイト目の番
地を格納する。
続いてＤ Ｉ／ジスタＲ３にｒｏｏ （Ｈ）Ｊを格納す
る。
る。
続いてＢレジスタＲ，にｒ０８ （Ｈ）Ｊを格納し、Ｃ
レジスタＲ２にｒｏＯ（ｌ（）Ｊを格納し、Ｄレジスタ
Ｒ３の内容を＋１する。さらにキャリービットメモリＣ
Ｂをクリアし、ＨレジスタＲ５とＬ ｌ／レジスタＲ０
両方を使用してＷｏｒｋｌの内容を格納する。
レジスタＲ２にｒｏＯ（ｌ（）Ｊを格納し、Ｄレジスタ
Ｒ３の内容を＋１する。さらにキャリービットメモリＣ
Ｂをクリアし、ＨレジスタＲ５とＬ ｌ／レジスタＲ０
両方を使用してＷｏｒｋｌの内容を格納する。
この状態でＨ，ＬレジスタＲ５，Ｒ６の内容が示す番地
のデータをＥレジスタＲ４にロードする。
のデータをＥレジスタＲ４にロードする。
そしてＤ！ノジスタＲ３の内容をアキュームレータＡに
移す。
移す。
続いてＥレジスタＲ，の内容ＲＬ命令によってＭＳＢ側
ヘシフトする。そしてアキュームレータＡの内容を−１
し、その結果が「０」になったか否かをチエツクする。
ヘシフトする。そしてアキュームレータＡの内容を−１
し、その結果が「０」になったか否かをチエツクする。
「０」になればＣレジスタＲ２の内容をＲＬ命令によっ
てＭＳＢ側ヘシフトする。また「０」でなければＥレジ
スタＲ４のシフトを再度行なう。
てＭＳＢ側ヘシフトする。また「０」でなければＥレジ
スタＲ４のシフトを再度行なう。
ＣレジスタＲ２のシフトが行われると、Ｈ，Ｌレジスタ
Ｒ，、Ｒ６を＋３する。
Ｒ，、Ｒ６を＋３する。
続いてＢレジスタＲ１の内容を−１し、その結果か「０
」になったか否かをチエツクする。
」になったか否かをチエツクする。
「０」にならなければＨ，ＬレジスタＲ５゜Ｒ６の示す
番地のデータをＥレジスタＲ４にロードして同様の処理
を繰返す。またｒＯＪになっていればＨレジスタＲ５と
ＬレジスタＲ６の両方を使用してＷｏｒｋ２の内容を格
納し、またそのＨレジスタＲ５とＬレジスタＲ６の内容
が示す番地にＣレジスタＲ２に内容を格納する。
番地のデータをＥレジスタＲ４にロードして同様の処理
を繰返す。またｒＯＪになっていればＨレジスタＲ５と
ＬレジスタＲ６の両方を使用してＷｏｒｋ２の内容を格
納し、またそのＨレジスタＲ５とＬレジスタＲ６の内容
が示す番地にＣレジスタＲ２に内容を格納する。
続いてＨ，ＬレジスタＲ５，Ｒ６を−３し、その内容を
Ｗｏｒｋ２に格納する。モしてＤレジスタＲ５の内容が
「８」になったか否かをチエツクし、Ｄ−８にならなけ
ればＢレジスタＲ１にｒ０８ （Ｈ）Ｊを格納し、Ｃレ
ジスタＲ２にｒｈｏ （Ｈ）Ｊを格納し、ＤレジスタＲ
３の内容を＋１して同様の処理を繰返す。またＤ−８で
あれば処理を終了する。
Ｗｏｒｋ２に格納する。モしてＤレジスタＲ５の内容が
「８」になったか否かをチエツクし、Ｄ−８にならなけ
ればＢレジスタＲ１にｒ０８ （Ｈ）Ｊを格納し、Ｃレ
ジスタＲ２にｒｈｏ （Ｈ）Ｊを格納し、ＤレジスタＲ
３の内容を＋１して同様の処理を繰返す。またＤ−８で
あれば処理を終了する。
こうして「ア」領域のパターンデータを「あ」ｄｊ域に
９０°回転させる格納することができる。
９０°回転させる格納することができる。
以上は「ア」領域のデータを「あ」領域に移す場合につ
いて述べたが、この処理は「イ〜ケ」領域のデータをそ
れぞれ「い〜け」領域に移す場合についても全く同様で
ある。異なる点はＷｏｒｋｌ及びＷｏｒｋ２に格納する
番地が異なるのみである。
いて述べたが、この処理は「イ〜ケ」領域のデータをそ
れぞれ「い〜け」領域に移す場合についても全く同様で
ある。異なる点はＷｏｒｋｌ及びＷｏｒｋ２に格納する
番地が異なるのみである。
このように漢字ＲＯＭ２に格納されている横書きの文字
パターンをマイクロプロセッサ１の各レジスタ、アキュ
ームレータ及びキャリービットメモリを使用してプログ
ラム制御によって縦書きの文字パターンに変換できるの
で、ＲＯＭを２個使用したものやバー ド回路を構成し
て変換を行なうものに比べてコスト低下を図ることがで
き経済性を向上できる。またソフトウェア処理によって
変換処理を行なっているので変換の高速化を図ることが
できる。
パターンをマイクロプロセッサ１の各レジスタ、アキュ
ームレータ及びキャリービットメモリを使用してプログ
ラム制御によって縦書きの文字パターンに変換できるの
で、ＲＯＭを２個使用したものやバー ド回路を構成し
て変換を行なうものに比べてコスト低下を図ることがで
き経済性を向上できる。またソフトウェア処理によって
変換処理を行なっているので変換の高速化を図ることが
できる。
［発明の効果］
以上詳述したように本発明によれば、横書きパターンか
ら縦書きパターンへ変換するものにおいて、経済性にす
ぐれ、しかも変換の高速化を図ることができる文字パタ
ーン変換方式を提はできるものである。
ら縦書きパターンへ変換するものにおいて、経済性にす
ぐれ、しかも変換の高速化を図ることができる文字パタ
ーン変換方式を提はできるものである。
図は本発明の実施例を示すもので、第１図はブロック図
、第２図は漢字ＲＯＭに格納されている文字パータン例
と領域分割との関係を示す図、第３図は９０″回転した
ときの分割領域を示す図、第４図はマ・イクロブロセッ
ザ内のレジスタ、メモリ構成を示１図、第５図は第２図
の「ア」領域のパターンを示す拡大図、第６図は「ア」
領域パタンを１°あ」領域に移すときの処理を説明する
ための図、第７図は第３図の「あ」領域のパターンを示
す拡大図、第８図はマイクロプロセッサによる「ア」領
域から「あ」６ｆ１域への変換処理を示す流れ図である
。 １・・マイクロプロセッサ、２・・・漢字ＲＯＭ、３・
・ＲＡＭ５Ｒ＋〜Ｒ６・・・レジスタ、Ａ・・・アキゴ
ム１ノー 夕、ＣＢ・・・キャリービットメモリ。 出願人代理人 弁理士 鈴江武彦 第 第 ６Ｕ″。 に１ （ｂ） 第２ 図 第８
、第２図は漢字ＲＯＭに格納されている文字パータン例
と領域分割との関係を示す図、第３図は９０″回転した
ときの分割領域を示す図、第４図はマ・イクロブロセッ
ザ内のレジスタ、メモリ構成を示１図、第５図は第２図
の「ア」領域のパターンを示す拡大図、第６図は「ア」
領域パタンを１°あ」領域に移すときの処理を説明する
ための図、第７図は第３図の「あ」領域のパターンを示
す拡大図、第８図はマイクロプロセッサによる「ア」領
域から「あ」６ｆ１域への変換処理を示す流れ図である
。 １・・マイクロプロセッサ、２・・・漢字ＲＯＭ、３・
・ＲＡＭ５Ｒ＋〜Ｒ６・・・レジスタ、Ａ・・・アキゴ
ム１ノー 夕、ＣＢ・・・キャリービットメモリ。 出願人代理人 弁理士 鈴江武彦 第 第 ６Ｕ″。 に１ （ｂ） 第２ 図 第８
Claims (1)
- 横書きパターンで形成された文字、数字、記号等の文字
パターンを縦書きパターンに変換する場合に、文字パー
タンを縦、横それぞれ複数の領域に分け、各領域のパタ
ーンデータをマイクロプロセッサ内のレジスタ及びメモ
リを使用して同一方向にそれぞれ９０°回転させて変換
することを特徴とする文字パターン変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159468A JPH0210400A (ja) | 1988-06-29 | 1988-06-29 | 文字パターン変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159468A JPH0210400A (ja) | 1988-06-29 | 1988-06-29 | 文字パターン変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210400A true JPH0210400A (ja) | 1990-01-16 |
Family
ID=15694429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63159468A Pending JPH0210400A (ja) | 1988-06-29 | 1988-06-29 | 文字パターン変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210400A (ja) |
-
1988
- 1988-06-29 JP JP63159468A patent/JPH0210400A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6073671A (ja) | パタ−ン処理装置 | |
| JPH0560425B2 (ja) | ||
| JPH0210400A (ja) | 文字パターン変換方式 | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JPS62299892A (ja) | キヤラクタジエネレ−タメモリのアクセス方式 | |
| JP2748003B2 (ja) | 文字パターン回転処理方法 | |
| JP2748004B2 (ja) | 文字パターン群の回転処理方法 | |
| KR950011806B1 (ko) | 폰트롬데이타 회전방법 | |
| JPH03130859A (ja) | メモリ転送回路 | |
| JPH05242236A (ja) | パターンデータの回転処理装置 | |
| KR100215903B1 (ko) | 메모리의리드/라이트회로 | |
| KR900007282B1 (ko) | 도트 매트릭스 프린터(dot matrix printer)의 글자 3배 확대방법 | |
| JPH10149440A (ja) | 画像処理装置，画像形成装置，画像処理方法 | |
| JPH011075A (ja) | 画像処理装置 | |
| JPH0426137B2 (ja) | ||
| JPH0650720B2 (ja) | 電子ビーム露光装置のパターン・データ転送方法 | |
| JPS62242251A (ja) | ビツトマツプメモリ | |
| JPH05100999A (ja) | マイクロプロセツサのバスサイジング方式 | |
| JPS646027B2 (ja) | ||
| JPS5917585A (ja) | キヤラクタ・ゼネレ−タの読出し方式 | |
| JPS61215583A (ja) | 文字パタ−ン回転方式 | |
| JPS6359641A (ja) | 画像メモリ | |
| JPS61252174A (ja) | プリンタ装置 | |
| JPS59112477A (ja) | デ−タ記憶装置 | |
| JPH0373072A (ja) | 高速画像処理回路 |