JPS5917585A - キヤラクタ・ゼネレ−タの読出し方式 - Google Patents

キヤラクタ・ゼネレ−タの読出し方式

Info

Publication number
JPS5917585A
JPS5917585A JP57125672A JP12567282A JPS5917585A JP S5917585 A JPS5917585 A JP S5917585A JP 57125672 A JP57125672 A JP 57125672A JP 12567282 A JP12567282 A JP 12567282A JP S5917585 A JPS5917585 A JP S5917585A
Authority
JP
Japan
Prior art keywords
raster
address
character
generator
character generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57125672A
Other languages
English (en)
Inventor
喜一郎 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57125672A priority Critical patent/JPS5917585A/ja
Publication of JPS5917585A publication Critical patent/JPS5917585A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 この発明は文字表示装置におけるキャラクタ・2゜ゼネ
レータの続出し方式に関するものである。゛従来技術 ラスターφスキャン方式に於ける文字パター・ンの表示
は、キャラクタ・ゼネレータに文字コ・−ド及びラスタ
ー・アドレス(走査番号)を与へえ、ラスター−アドレ
スがラスター−アドレス・。
カウンタによって順次計数嘔れるごとに、その。
アドレスに対応する文字パターンが読み出され。
ることによシなされる。すなわち表示画面の1゜行中に
文字パターンを表示する場合1文字バタ’lTl−ンの
表示位[はキャラクタ・ゼネレータの2゜スター・アド
レスに対応する位置よp文字パタ゛−ンを読出すことに
よって表示される。このように2スター・アドレス・カ
ウンタよ多出力さ。
れるアドレスと、キャラクタ・ゼネレータの読15み出
しのための入力である文字パターンのラス。
ター・アドレスは1対1に対応していた。
従来技術は、前述したような構成であるから、。
1行のラスタ一本数を変えて表示する場合、例。
えば、行間を多くとシ文字を見易くする時、ケ2.。
イ線、アンダーライン等と文字パターンの表示。
位置関係をバランスよく配置するには、キャラ゛クタ・
ゼネンータ内にラスター・アドレス順に・配列されてい
る文字パターンを1行のラスク本・数を変更する度に書
き替えてずらす必要が生じ5る。
又、画面上の表示行数をダイナミックに切替。
えて表示する装置では、1行のラスター数を切。
替えて行間を可変して表示することが望ましい。
このような装置を実現する場合、表示行数の可l。
変に応じて、キャラクタ−ゼネレータを書き替。
えるか、もしくは特殊なハードウェアが必要と。
なる。
発明の目的 この発明の目的とするところは、前記の如き15従来の
問題点を除去するものであシ、1行のう。
スター数に応じてキャラクタ・ゼネレータの文字パター
ンを書替えることなく、1行を構成するラスク上の任意
な位置に文字パターンを表示することが可能なキャラク
タ・ゼネレータの読、。
み出し方式を提供することにある。     。
この発明の特徴とするところは、ラスター・アドレス・
カウンタのアドレスと、キャラクタ・ゼネし/−夕内に
配列されている文字パターンの5アドレス対応を分離し
、この間にラスター・アドレス変換器を設けることによ
り、ラスター・アドレスに直接左右されることなくキャ
ラクタ・。
ゼネレータの文字パターンを読み出し表示する・ことに
ある。                lf1発明の
実施例 次に本発明の実施例につき図面を用いて詳細に説明する
。
第1図は本発明の一実施例であるキャラクタ・ゼネレー
タの読出し方式を説明するための表示l。
装置の一部を示すブロック図である。CRI’・コ。
ントロー21は、 CRTとの同期をと9、リフレッシ
ュ拳メモリアドレス信号9.ラスクー・アドレス信号3
を発生するコントローラである。
CRTコントローラ1よシ作成されたりフレッノ、。
二・メモリアドレス信号9は、リフレッシュ・。
メモリ6のアドレスとなシ、リフレッシ具・メ。
モリ6の出力として文字コード信号7が現われ。
る。同じ(CRT・コントローラ1よシ得られた゛ラス
ター・アドレス信号3は、1行の2スタ一5本数を指示
するラスター指定レジスタ2の出力。
10と共にラスター・アドレス変換器40人力信。
号となる。ラスター・アドレス変換器4で得られたCG
・ラスター−アドレス信号5は、キャラ。
スタ・ゼネレータ80文字パターンを読み出す10ラス
ター・アドレスとして使用され、文字クー。
ド信号7と共にキャラクタ・ゼネレータ80入。
力信号となる。
第2図は1本発明の特徴となるラスター・ア・ドレス変
換器4の構成を示す図である。   15本実施例では
、ラスター・アドレス変換器4・をROM (リード・
オンリ・メモリ)によって構成している。1行の2スタ
一本数を指示する2・スター指定レジスタ2の出力10
−1 、10−0は、う・スター、・\アドレス変換器
4のROMのチップセレ20り) C51,C5Oある
いけ、最上位ビットに接続される。本実施例は1行のラ
スター数が2種の場。
合の切換であシ、2スター指定レジスタ2の内容が亀O
Ilを示しているときは、ラスター・アドレス変換器4
内に書込まれている変換テーブル′・0が選ばれ、%1
1を示しているときは、変換テーブル1が選択される。
ラスター・アドレス信号3は、直接ラスター・アドレス
変換器4のROMのアドレスA+ 、AOに入力されR
OMの出力としてラスター指定レジスタ2で選択された
CG@’)ス10ター・アドレス信号5が得られる。
第3図は本発明の詳細な説明するための図で。
ある。第5図(α)は、キャラクタ・ゼネレータ8゜(
第1図参照)に格納されている文字パターン。
囲を示しておし、11ラスタ中9ラスタを文字15パタ
ーンとして使用している。第3図(h)は1行。
のラスター数が14本で構成される表示画面であシ、第
3図(C)は1行20ラスターで構成される画。
面である。
今、第2図のラスター9指定レジスタnい0.。lを示
していると色は、1行のラスター数が14本であること
を意味し、変換テーブル0の内容が。
選択される。1行のラスター・アドレスを示す゛ラスタ
ー・アドレス信号5Fi、第3図ψ)のごとき実際のラ
スタ一番号に対し、CG・ラスター・5アドレスに変換
される。すなわち2スター・アドレス信号3がラスタア
ドレスvAo#J2Nを示す゛と、 CG・ラスター・
アドレス信号5は、ラスタアドレス東olに変換され、
%5#−,気B〃は気1# +++。
%9Nに対応して、又%(:I、%OIは凧A〃に変換
さ10れる。このようにしてキャラクタゼネレータ8に
格納されている文字パターンを任意なラスター位置に表
示することが可能になる。
第3図(C)はラスター指定レジスタ2に%1Nが・指
示されたときであυ、変換動作は変換テープ15ル1に
よって前述と同様になされる。
このような構成であれば、ラスター指定レジ。
スタ2を設定するのみで1行のラスター数に対。
して、文字パターンを任意な位置に表示すると。
とができる。                 2゜
前述の実施例では、ラスタ・アドレス変換器4をROM
によって構成しているが、RΔ(2ン。
ダム拳アクセス・メモリ)でもよい。但しとの゛場合、
ラスター指定レジスタによって変換チー゛プルを選択す
る方法ではなく、Lαの内容を直5接書替える方法でも
よい。又、ラスター変換テ゛−プルは、2つとしている
が、2つに限るとと゛ではない。
発明の効果 以上述べた如き構成であるから本発明にあっ1(]ては
、次の如き効果が得られる。
2スター・アドレス・カウンタとは独立にラスター・ア
ドレス変換器によってキャラクタ・ゼネレータのアドレ
スを参照するので、キャラクタ・ゼネレータの文字パタ
ーンを任意なラスlヘタ−上に表示できる。
アドレス変換器に格納する変換テーブルを1行のラスタ
ー数に応じて複数個持つことにょ九。
1行のラスター構成を自由に変えることかで含。
る・特に、、、 1画面の表示行数を切替える装置で・
・は、有効な手段となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すキャラクタ・ゼネレー
タの読田し方式のブロック図、第2図゛はラスター・ア
ドレス変換器の詳細図、第5図5はラスターアドレス変
換器の動作を説明する図である。 1・・・CRT・コントローラ、 2・・・ラスター指定レジスタ、 4・・・ラスター・アドレス変換器、      10
6・・・リフレッシュ・゛メモリ、 8・・・キャラクタ−ゼネレータ。 才 1 に + 2 図

Claims (1)

  1. 【特許請求の範囲】 1、 リフレッシュ・メモリから出力される文字5コー
    ドと、ラスター暢アドレス発生器から出力されるラスタ
    ーeアドレスによシキャラクタ・。 ゼネレータに格納されている文字パターンを読。 出す方式において、前記ラスター・アドレス発生器の出
    力であるラスター・アドレスが任意の、。 数のラスターをとるとき、該ラスター・アドレ。 スの文字パターンに対応する部分以外の部分を。 前記キャラクタ・ゼネレータの文字パターンを。 表わす部分以外の部分を示すようなアドレスに。 変換してこれを前記キャラクタ・ゼネレータの、。 ラスター・アドレスとすることを特徴とするキ。 ヤラクタ・ゼネレータの読出し方式。
JP57125672A 1982-07-21 1982-07-21 キヤラクタ・ゼネレ−タの読出し方式 Pending JPS5917585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57125672A JPS5917585A (ja) 1982-07-21 1982-07-21 キヤラクタ・ゼネレ−タの読出し方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57125672A JPS5917585A (ja) 1982-07-21 1982-07-21 キヤラクタ・ゼネレ−タの読出し方式

Publications (1)

Publication Number Publication Date
JPS5917585A true JPS5917585A (ja) 1984-01-28

Family

ID=14915799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125672A Pending JPS5917585A (ja) 1982-07-21 1982-07-21 キヤラクタ・ゼネレ−タの読出し方式

Country Status (1)

Country Link
JP (1) JPS5917585A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916151A (ja) * 1995-06-28 1997-01-17 Lg Semicon Co Ltd オンスクリーンディスプレイのフォントrom制御回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53100737A (en) * 1977-02-16 1978-09-02 Hitachi Ltd Print pattern generator
JPS5665183A (en) * 1979-10-31 1981-06-02 Mitsubishi Electric Corp Character display device
JPS56114995A (en) * 1980-02-15 1981-09-09 Sanyo Electric Co Character display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53100737A (en) * 1977-02-16 1978-09-02 Hitachi Ltd Print pattern generator
JPS5665183A (en) * 1979-10-31 1981-06-02 Mitsubishi Electric Corp Character display device
JPS56114995A (en) * 1980-02-15 1981-09-09 Sanyo Electric Co Character display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916151A (ja) * 1995-06-28 1997-01-17 Lg Semicon Co Ltd オンスクリーンディスプレイのフォントrom制御回路

Similar Documents

Publication Publication Date Title
JPS6334471B2 (ja)
JPS6323553B2 (ja)
JPS6330632B2 (ja)
JPS58159578A (ja) 表示装置
JPS58159579A (ja) 表示装置
JPS594706B2 (ja) 印字パタ−ン発生装置
JPS6329289B2 (ja)
JPS597115B2 (ja) アドレス作成方法
JPS6230436B2 (ja)
JPS6352179A (ja) デイスプレイ用ramの配置方法
JP2846357B2 (ja) フォントメモリ装置
JPS58187988A (ja) 文字図形表示装置
JPS58194090A (ja) デイスプレイ装置
JPS6347908Y2 (ja)
JPS632117B2 (ja)
JPH0610393Y2 (ja) キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路
JPS61279888A (ja) 文字発生装置
JPS606876Y2 (ja) ドットパタ−−ン表示装置
JPS58116581A (ja) 表示装置
JPS6052438B2 (ja) カ−ソルの制御方式
JPS585783A (ja) デイスプレイ装置の表示制御方式
JPH023513B2 (ja)
JPH0587839B2 (ja)
JPS645310B2 (ja)
JPS59162587A (ja) 画像表示装置