JPH0210454A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0210454A JPH0210454A JP63159263A JP15926388A JPH0210454A JP H0210454 A JPH0210454 A JP H0210454A JP 63159263 A JP63159263 A JP 63159263A JP 15926388 A JP15926388 A JP 15926388A JP H0210454 A JPH0210454 A JP H0210454A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- control
- program
- loaded
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電子機器に関し、特に外部から制御プログラム
をロード、実行して機器機能を達成する電子機器に関す
る。
をロード、実行して機器機能を達成する電子機器に関す
る。
［従来の技術］
マイクロコンピュータは印刷装置等の各種周辺機器の制
御にも応用されている。この種の機器は、一般に機器に
は欠かせない基本構成と各種のオプション的構成から成
っている。従って、例えば印刷装置であってもフル機能
を備えるものから必要最小限の機能を備えるものまで各
種存在する。
御にも応用されている。この種の機器は、一般に機器に
は欠かせない基本構成と各種のオプション的構成から成
っている。従って、例えば印刷装置であってもフル機能
を備えるものから必要最小限の機能を備えるものまで各
種存在する。
［発明が解決しようとする課題］
しかし、従来この種の機器では機器構成の有無にかかわ
らず全機能を制御できる制御プログラムをロードするか
、あるいは当該機器構成にマツチした制御プログラムを
ロードしていた。このためにハードウェア構成上不必要
な制御プログラムまでもロードしたり、または機器構成
が変ると別の制御プログラムを入手する必要があった。
らず全機能を制御できる制御プログラムをロードするか
、あるいは当該機器構成にマツチした制御プログラムを
ロードしていた。このためにハードウェア構成上不必要
な制御プログラムまでもロードしたり、または機器構成
が変ると別の制御プログラムを入手する必要があった。
本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、機器構成に応じて効率的に機能
する電子機器を提供することにある。
、その目的とする所は、機器構成に応じて効率的に機能
する電子機器を提供することにある。
［課題を解決するための手段］
本発明の電子機器は上記の目的を達成するために、選択
により組み込まれた複数のハードウェア・ユニットと、
全チャネルの走査によりに対応するハードウェア・ユニ
ットの存在有無を判定する判定手段と、前記存在と判定
されたハードウェア・ユニットに対応する制御プログラ
ム・モジュールを外部からプログラム・メモリにロード
するロード手段と、前記ロードされた制御プログラム・
モジュールを実行するプロセッサ手段を備えることをそ
の概要とする。
により組み込まれた複数のハードウェア・ユニットと、
全チャネルの走査によりに対応するハードウェア・ユニ
ットの存在有無を判定する判定手段と、前記存在と判定
されたハードウェア・ユニットに対応する制御プログラ
ム・モジュールを外部からプログラム・メモリにロード
するロード手段と、前記ロードされた制御プログラム・
モジュールを実行するプロセッサ手段を備えることをそ
の概要とする。
［作用］
かかる構成において、該機器は選択により組み込まれた
複数のハードウェア・ユニットを備え、判定手段は全チ
ャネルの走査によりに対応するハードウェア・ユニット
の存在有無を判定する。
複数のハードウェア・ユニットを備え、判定手段は全チ
ャネルの走査によりに対応するハードウェア・ユニット
の存在有無を判定する。
ロード手段は前記存在と判定されたハードウェア・ユニ
ットに対応する制御プログラム・モジュールを外部から
プログラム・メモリにロードする。プロセッサ手段は前
記ロードされた制御プログラム・モジュールを実行する
。
ットに対応する制御プログラム・モジュールを外部から
プログラム・メモリにロードする。プロセッサ手段は前
記ロードされた制御プログラム・モジュールを実行する
。
［実施例の説明コ
以下、添付図面に従って本発明による実施例を詳細に説
明する。
明する。
第１図は実施例の電子機器の機能ブロック図である。図
において、１は確認手段であり、不図示のハードウェア
構成を走査して当該機器のハードウェア構成の有無を確
認する。２は例えば外部の２次記憶手段に格納されてい
る制御ソフトウェアであり、当該機器を構成し得る全ハ
ードウェア・モジュールに対応させた全制御プログラム
・モジュールが格納されている。３はロード手段であり
、確認手段ｌによって存在の確認されたハードウェア・
モジュールに対応する制御プログラム・モジュールを制
御ソフトウェア２から選択して機器本体にロードする。
において、１は確認手段であり、不図示のハードウェア
構成を走査して当該機器のハードウェア構成の有無を確
認する。２は例えば外部の２次記憶手段に格納されてい
る制御ソフトウェアであり、当該機器を構成し得る全ハ
ードウェア・モジュールに対応させた全制御プログラム
・モジュールが格納されている。３はロード手段であり
、確認手段ｌによって存在の確認されたハードウェア・
モジュールに対応する制御プログラム・モジュールを制
御ソフトウェア２から選択して機器本体にロードする。
４はプログラムメモリ領域であり、ロードされた制御プ
ログラムを格納する。
ログラムを格納する。
第２図は実施例の確認手段の機能ブロック図である。図
において、１０〜６０は電子機器を構成し得る全機能を
夫々モジュール化したハードウェア・モジュール（イン
タフェース回路と機構部から成る）である。
において、１０〜６０は電子機器を構成し得る全機能を
夫々モジュール化したハードウェア・モジュール（イン
タフェース回路と機構部から成る）である。
今、電子機器としてを印刷装置（レーザビームプリンタ
）を考えると、例えばハードウェアＡ１０は基本給紙ス
タツカ制御機構部、ハードウェアＢ２０は追加の給紙ス
タッカ制御機構部、ハードウェアＣ３０は露光制御機構
部、ハードウェアＤ４０は現像及び定着制御機構部、ハ
ードウェアＦ６０は基本排紙スタッカ制御機構部、ハー
ドウェアＥ５０は追加の排紙スタッカ制御機構部である
。図から解る通り、ここでは追加の給紙スタッカ制御機
構部２０と追加の排紙スタッカ制御機構部５０が存在し
ない。即ち、夫々一つづつの入出カスタツカを備える構
成である。
）を考えると、例えばハードウェアＡ１０は基本給紙ス
タツカ制御機構部、ハードウェアＢ２０は追加の給紙ス
タッカ制御機構部、ハードウェアＣ３０は露光制御機構
部、ハードウェアＤ４０は現像及び定着制御機構部、ハ
ードウェアＦ６０は基本排紙スタッカ制御機構部、ハー
ドウェアＥ５０は追加の排紙スタッカ制御機構部である
。図から解る通り、ここでは追加の給紙スタッカ制御機
構部２０と追加の排紙スタッカ制御機構部５０が存在し
ない。即ち、夫々一つづつの入出カスタツカを備える構
成である。
７０はハードウェア・モジュールの有無を確認する手段
であり、不図示のＣＰＵのパスラインを介してハードウ
ェアＡＩＯ〜ハードウェアＦ６０のインタフェース回路
を順次対応するチャネルアドレスでアクセスする。そし
てバスエラーが発生したもの又は無応答のものに関して
はそのチャネルにハードウェア・モジュールが存在して
いないと判断する。８０〜１３０は各ハードウェア・モ
ジュールの存在有無を記憶するフラグ記憶部であり、ハ
ードウェア・モジュールが存在する時は“ＯＫ”のフラ
グを、また存在しない時は” Ｎ Ｇ”のフラグを記憶
する。
であり、不図示のＣＰＵのパスラインを介してハードウ
ェアＡＩＯ〜ハードウェアＦ６０のインタフェース回路
を順次対応するチャネルアドレスでアクセスする。そし
てバスエラーが発生したもの又は無応答のものに関して
はそのチャネルにハードウェア・モジュールが存在して
いないと判断する。８０〜１３０は各ハードウェア・モ
ジュールの存在有無を記憶するフラグ記憶部であり、ハ
ードウェア・モジュールが存在する時は“ＯＫ”のフラ
グを、また存在しない時は” Ｎ Ｇ”のフラグを記憶
する。
第３図は実施例の制御ソフトウェアのロード処理を説明
する図である。図において、１４０はハードウェア・モ
ジュールの有無には依存しない主制御ソフトウェア、１
５０〜２００はハードウェア・モジュールＡ−Ｆに夫々
対応する制御プログラム・モジュール（制御ソフトウェ
ア）である。２１０は必要な制御ソフトウェアをロード
する手段であり、まず無条件で主制御ソフトウェア１４
０をロードする。次にフラグ記憶部８０〜１３０の内容
に従ってハードウェア・モジュールが存在する制御プロ
グラム・モジュールをロードする。該ロードはプログラ
ムメモリ領域４の各所定番地から行われる。ロードする
必要の無いプログラム・モジュールは２次記憶装置にお
いて読み飛ばされる。またプログラムメモリ領域４では
ＮＵＬＬになっており、書き飛ばされる。従ってこの部
分のロード時間が省略できる。こうして必要な制御ソフ
トウェアを全てロードし終ると、ロード手段２１０は主
制御ソフトウェアの先頭アドレスに制御を移して動作を
終了する。主制御ソフトウェア１４０はフラグ記憶部８
０〜１３０の内容を調べつつ制御を対応する制御プログ
ラム・モジュールに移すようになっており、プログラム
・モジュールが存在しないアドレスには制御を移さない
。
する図である。図において、１４０はハードウェア・モ
ジュールの有無には依存しない主制御ソフトウェア、１
５０〜２００はハードウェア・モジュールＡ−Ｆに夫々
対応する制御プログラム・モジュール（制御ソフトウェ
ア）である。２１０は必要な制御ソフトウェアをロード
する手段であり、まず無条件で主制御ソフトウェア１４
０をロードする。次にフラグ記憶部８０〜１３０の内容
に従ってハードウェア・モジュールが存在する制御プロ
グラム・モジュールをロードする。該ロードはプログラ
ムメモリ領域４の各所定番地から行われる。ロードする
必要の無いプログラム・モジュールは２次記憶装置にお
いて読み飛ばされる。またプログラムメモリ領域４では
ＮＵＬＬになっており、書き飛ばされる。従ってこの部
分のロード時間が省略できる。こうして必要な制御ソフ
トウェアを全てロードし終ると、ロード手段２１０は主
制御ソフトウェアの先頭アドレスに制御を移して動作を
終了する。主制御ソフトウェア１４０はフラグ記憶部８
０〜１３０の内容を調べつつ制御を対応する制御プログ
ラム・モジュールに移すようになっており、プログラム
・モジュールが存在しないアドレスには制御を移さない
。
尚、上述実施例では制御プログラム・モジュールをロー
ドしないメモリ領域なＮＵＬＬとしたが、これに限らな
・い。例えば、不図示のＣＰＵがプログラムのりロケー
ション機能を備える場合は各制御プログラム・モジュー
ルを任意のアドレスからロードできる。従って、不必要
なＮＵＬＬエリアを残す必要は無く、その分制御プログ
ラムメモリ領域を節約できる。またＣＰＵがベージング
機能を備える場合も同様である。
ドしないメモリ領域なＮＵＬＬとしたが、これに限らな
・い。例えば、不図示のＣＰＵがプログラムのりロケー
ション機能を備える場合は各制御プログラム・モジュー
ルを任意のアドレスからロードできる。従って、不必要
なＮＵＬＬエリアを残す必要は無く、その分制御プログ
ラムメモリ領域を節約できる。またＣＰＵがベージング
機能を備える場合も同様である。
［他の実施例コ
他の実施例は、予めハードウェア・モジュールの組み合
わせを何種類かに限定できる場合に、これに対応する制
御ソフトウェアを何種類かにパターン化して効率良くロ
ードするものである。
わせを何種類かに限定できる場合に、これに対応する制
御ソフトウェアを何種類かにパターン化して効率良くロ
ードするものである。
第４図は他の実施例の電子機器の機能ブロック図である
。図において、ハードウェア・モジュールを確認する手
段７０はハードウェアＡ１ｏ−ハードウェアＦ６０まで
の存在有無を確認した後、不図示のテーブルに従ってこ
れらの組み合わせのタイプ分けを行う。例えば３種の組
み合わせに対してｒｘＪ、ｒｙＪ、ｒｚＪの３タイプが
あるとする。この実施例ではタイプフラグ２３０を備え
、該フラグは例えば確認されたタイプｒｙＪを記憶して
いる。
。図において、ハードウェア・モジュールを確認する手
段７０はハードウェアＡ１ｏ−ハードウェアＦ６０まで
の存在有無を確認した後、不図示のテーブルに従ってこ
れらの組み合わせのタイプ分けを行う。例えば３種の組
み合わせに対してｒｘＪ、ｒｙＪ、ｒｚＪの３タイプが
あるとする。この実施例ではタイプフラグ２３０を備え
、該フラグは例えば確認されたタイプｒｙＪを記憶して
いる。
第５図は他の実施例の制御ソフトウェアのロード処理を
説明する図である。図において、２４０〜２６０はハー
ドウェア・モジュールの組み合わせ３タイプｒｘＪ、ｒ
ｙＪ、ｒｚＪに夫々対応する制御ソフトウェアである。
説明する図である。図において、２４０〜２６０はハー
ドウェア・モジュールの組み合わせ３タイプｒｘＪ、ｒ
ｙＪ、ｒｚＪに夫々対応する制御ソフトウェアである。
ロード手段２１０はタイプフラグ２３０の内容ｒｙＪに
従い、対応するｙタイプ制御ソフトウェア２５０をプロ
グラムメモリ領域２２０にロードする。
従い、対応するｙタイプ制御ソフトウェア２５０をプロ
グラムメモリ領域２２０にロードする。
尚、２次記憶媒体上では同一制御プログラム・モジュー
ルが各制御ソフトウェアに重複して含まれることになる
が、ロード処理は何れか１タイプの制御ソフトウェアの
ロードで済み、効率が良い。
ルが各制御ソフトウェアに重複して含まれることになる
が、ロード処理は何れか１タイプの制御ソフトウェアの
ロードで済み、効率が良い。
［発明の効果］
以上述べた如く本発明によれば、ハードウェア構成に応
じた最少限の時間で電子機器が立ち上り、効率が良く、
直ちに機能する。
じた最少限の時間で電子機器が立ち上り、効率が良く、
直ちに機能する。
第１図は実施例の電子機器の機能ブロック図、
第２図は実施例の確認手段の機能ブロック図、
第３図は実施例の制御ソフトウェアのロード処理を説明
する図、 第４図は他の実施例の電子機器の機能ブロック図、 第５図は他の実施例の制御ソフトウェアのロード処理を
説明する図である。 図中、１・・・確認手段、２・・・制御ソフトウェア、
３・・・ロード手段、４・・・プログラムメモリ領域、
１０〜６０・・・ハードウェアＡＮＦ、７０・・・ハー
ドウェア・モジュールを確認する手段、８０〜１３０・
・・フラグ記憶部、２３０・・・タイプフラグ記憶部で
ある。 第１図 第２図
する図、 第４図は他の実施例の電子機器の機能ブロック図、 第５図は他の実施例の制御ソフトウェアのロード処理を
説明する図である。 図中、１・・・確認手段、２・・・制御ソフトウェア、
３・・・ロード手段、４・・・プログラムメモリ領域、
１０〜６０・・・ハードウェアＡＮＦ、７０・・・ハー
ドウェア・モジュールを確認する手段、８０〜１３０・
・・フラグ記憶部、２３０・・・タイプフラグ記憶部で
ある。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 選択により組み込まれた複数のハードウェア・ユニット
と、 全チャネルの走査によりに対応するハードウェア・ユニ
ットの存在有無を判定する判定手段と、 前記存在と判定されたハードウェア・ユニットに対応す
る制御プログラム・モジュールを外部からプログラム・
メモリにロードするロード手段と、 前記ロードされた制御プログラム・モジュールを実行す
るプロセッサ手段を備えることを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159263A JPH0210454A (ja) | 1988-06-29 | 1988-06-29 | 電子機器 |
| US08/262,368 US5493727A (en) | 1988-06-29 | 1994-06-20 | Electronic equipment including means for controlling reading of control programs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159263A JPH0210454A (ja) | 1988-06-29 | 1988-06-29 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210454A true JPH0210454A (ja) | 1990-01-16 |
Family
ID=15689945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63159263A Pending JPH0210454A (ja) | 1988-06-29 | 1988-06-29 | 電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5493727A (ja) |
| JP (1) | JPH0210454A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3100817B2 (ja) * | 1993-12-10 | 2000-10-23 | 三菱電機株式会社 | 制御プログラム設計支援装置 |
| US5878270A (en) * | 1995-11-17 | 1999-03-02 | Fujitsu Limited | Library apparatus and drive recognition method |
| JPWO2002052397A1 (ja) * | 2000-12-22 | 2004-04-30 | 富士通株式会社 | 記憶装置、記憶装置の制御方法及びその可換型記憶媒体 |
| US6996708B1 (en) * | 2002-09-30 | 2006-02-07 | Ncr Corporation | Methods and apparatus for automatically selecting and loading initialization software for a hardware configuration |
| DE102007010763A1 (de) * | 2007-03-06 | 2008-09-11 | Zf Friedrichshafen Ag | Verfahren zur adaptiven Konfigurationserkennung |
| WO2013081234A1 (en) * | 2011-11-28 | 2013-06-06 | Lg Electronics Inc. | Method, recording medium, and electronic device for reducing boot time |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2549983B1 (fr) * | 1983-07-25 | 1988-03-18 | Telemecanique Electrique | Terminal pour l'elaboration de programmes utilisables par un automate programmable |
| JPS6064011A (ja) * | 1983-09-17 | 1985-04-12 | Nissan Motor Co Ltd | 車両におけるサスペンション制御装置 |
| US4683531A (en) * | 1984-07-02 | 1987-07-28 | Ncr Corporation | Polling method for data processing system |
| US4777330A (en) * | 1985-02-15 | 1988-10-11 | Hitachi, Ltd. | Network system diagnosis system |
| US4730251A (en) * | 1985-10-28 | 1988-03-08 | International Business Machines Corporation | Automatic I/O address assignment |
| US5121497A (en) * | 1986-03-10 | 1992-06-09 | International Business Machines Corporation | Automatic generation of executable computer code which commands another program to perform a task and operator modification of the generated executable computer code |
| JPH0778785B2 (ja) * | 1986-03-29 | 1995-08-23 | 株式会社東芝 | プロセッサ選択方法 |
| US5109484A (en) * | 1986-04-09 | 1992-04-28 | International Business Machines Corporation | Self configuring terminal which polls loop network and generates list of connected devices for use in selectively downloading control programs |
| US4747100A (en) * | 1986-08-11 | 1988-05-24 | Allen-Bradley Company, Inc. | Token passing network utilizing active node table |
| US4792955A (en) * | 1986-08-21 | 1988-12-20 | Intel Corporation | Apparatus for on-line checking and reconfiguration of integrated circuit chips |
| US4864492A (en) * | 1986-09-17 | 1989-09-05 | International Business Machines Corporation | System and method for network configuration |
| JPS63289608A (ja) * | 1987-05-21 | 1988-11-28 | Toshiba Corp | 運用制御装置 |
| US4937777A (en) * | 1987-10-07 | 1990-06-26 | Allen-Bradley Company, Inc. | Programmable controller with multiple task processors |
| US5168555A (en) * | 1989-09-06 | 1992-12-01 | Unisys Corporation | Initial program load control |
-
1988
- 1988-06-29 JP JP63159263A patent/JPH0210454A/ja active Pending
-
1994
- 1994-06-20 US US08/262,368 patent/US5493727A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5493727A (en) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210454A (ja) | 電子機器 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| KR100413422B1 (ko) | 멀티포트 제어기에서의 멀티포트 제어 방법 | |
| KR940004732B1 (ko) | 실시간 운영체계에서의 입출력 장치의 초기화 방법 | |
| JPH03260745A (ja) | 二重化電子ディスク装置 | |
| JP2814849B2 (ja) | 通信制御装置 | |
| JPH04199445A (ja) | マイクロプログラムロード制御方式 | |
| JP2776595B2 (ja) | システム制御装置 | |
| JPS62171048A (ja) | メモリダンプ制御装置 | |
| JPH0683720A (ja) | データバックアップ式コンピュータシステム | |
| JPS61270182A (ja) | プリンタ | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| EP0296767A2 (en) | Data back-up system | |
| JPS62238757A (ja) | 印字制御方式 | |
| JPS6210747A (ja) | 不揮発性ｒａｍのチエツク方法 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPS62184525A (ja) | フオ−ムオ−バレイロ−ド方式 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPH08164655A (ja) | 出力装置 | |
| JPS58141500A (ja) | メモリ管理保護方式 | |
| JPH04137150A (ja) | 緩衝記憶装置 | |
| JPS6116094B2 (ja) | ||
| JPH0635750A (ja) | 半導体集積回路装置 | |
| JPH02220158A (ja) | オブジェクトプログラムの変更方法 |