JPH0210467B2 - - Google Patents
Info
- Publication number
- JPH0210467B2 JPH0210467B2 JP60119487A JP11948785A JPH0210467B2 JP H0210467 B2 JPH0210467 B2 JP H0210467B2 JP 60119487 A JP60119487 A JP 60119487A JP 11948785 A JP11948785 A JP 11948785A JP H0210467 B2 JPH0210467 B2 JP H0210467B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input
- circuit
- hold
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パルスピークホールド回路に関す
るものであり、特にVTRのドラムPGパルス等の
パルスのレベルを自動的に調整する際に利用し得
るパルスピークホールド回路に関する。
るものであり、特にVTRのドラムPGパルス等の
パルスのレベルを自動的に調整する際に利用し得
るパルスピークホールド回路に関する。
この発明は、周期的に入力する各パルスのピー
ク値を一対のホールド回路によつて交互にホール
ドさせ、そのホールド値を交互に切換えて出力さ
せるようにして、入力パルスの周期と同じ応答速
度で各パルスのピーク値をホールドした出力が得
られるようにしたものである。
ク値を一対のホールド回路によつて交互にホール
ドさせ、そのホールド値を交互に切換えて出力さ
せるようにして、入力パルスの周期と同じ応答速
度で各パルスのピーク値をホールドした出力が得
られるようにしたものである。
従来のパルスピークホールド回路としては、第
３図に示すような回路が一般に使用されていた。
３図に示すような回路が一般に使用されていた。
この第３図において、入力端子Inより入力され
る交流信号（パルス）は、初段のオペアンプA1
を通してダイオードD1で検波され、ダイオード
D2を介してホールドコンデンサ（以下単に「コ
ンデンサ」という）C1にその最大値を蓄えてお
き、これをオペアンプA2で出力するように回路
構成されている。
る交流信号（パルス）は、初段のオペアンプA1
を通してダイオードD1で検波され、ダイオード
D2を介してホールドコンデンサ（以下単に「コ
ンデンサ」という）C1にその最大値を蓄えてお
き、これをオペアンプA2で出力するように回路
構成されている。
第４図Ａは、第３図の入力端子Inに加えるパル
ス波形を示し、Ｂは出力端子Outより出力される
波形を表わしたものである。
ス波形を示し、Ｂは出力端子Outより出力される
波形を表わしたものである。
入力端子Inに入力した最初のパルスは、オペア
ンプA1を通してホールドコンデンサC1を充電す
る。そして、次のパルスが来るまでの間オペアン
プA2を通してパルスのピーク値であるコンデン
サC1のホールド電位が出力端子Outへ出力され
る。これを第４図Ｂに示している。
ンプA1を通してホールドコンデンサC1を充電す
る。そして、次のパルスが来るまでの間オペアン
プA2を通してパルスのピーク値であるコンデン
サC1のホールド電位が出力端子Outへ出力され
る。これを第４図Ｂに示している。
ここで、次のパルスが来るまでの間少しずつ電
位が下がつているのは、オペアンプA1，A2のバ
イアス充電分やダイオードD2のリーク分による
ためである。
位が下がつているのは、オペアンプA1，A2のバ
イアス充電分やダイオードD2のリーク分による
ためである。
入力端子Inに次のパルスが来た場合、これが第
４図の２回目のパルスのように前回（１回目）の
パルスより大きい場合は、さらにコンデンサC1
を充電してそのピーク値を出力する。
４図の２回目のパルスのように前回（１回目）の
パルスより大きい場合は、さらにコンデンサC1
を充電してそのピーク値を出力する。
しかし、第４図の３回目のパルスのように、前
回のパルスより小さいパルスが入力端子Inに入力
した場合は、オペアンプA1の反転入力端子（前
回のパルスでコンデンサC1にホールドされた電
位が印加されている）より非反転入力端子の方が
電位が低くなるため、オペアンプA1の出力がマ
イナスに振られてしまう。
回のパルスより小さいパルスが入力端子Inに入力
した場合は、オペアンプA1の反転入力端子（前
回のパルスでコンデンサC1にホールドされた電
位が印加されている）より非反転入力端子の方が
電位が低くなるため、オペアンプA1の出力がマ
イナスに振られてしまう。
ただし、実際はクランプダイオードD1によつ
て吸収されるため、オペアンプA1の出力はアー
ス電位に保たれているが、ダイオードD2が導通
せず、コンデンサD1に充電電流は流れない。
て吸収されるため、オペアンプA1の出力はアー
ス電位に保たれているが、ダイオードD2が導通
せず、コンデンサD1に充電電流は流れない。
したがつて、オペアンプA2の出力は、第４図
Ｂに示すように前回のパルスのピーク値を保持し
ている。
Ｂに示すように前回のパルスのピーク値を保持し
ている。
しかしながら、このような従来のパルスピーク
ホールド回路は、第４図Ｂによつて明らかなよう
に、各入力パルスのピーク値をそれぞれ保持する
ことはできないという欠点があつた。
ホールド回路は、第４図Ｂによつて明らかなよう
に、各入力パルスのピーク値をそれぞれ保持する
ことはできないという欠点があつた。
ところで、例えばビデオテープレコーダ
（VTR）のドラムPGパルスの調整に際して、従
来はPGパルスをオシロスコープなどで波形確認
を行ないながら、そのピーク値を規格に合わせて
いた。
（VTR）のドラムPGパルスの調整に際して、従
来はPGパルスをオシロスコープなどで波形確認
を行ないながら、そのピーク値を規格に合わせて
いた。
この調整を自動的に行なえるようにするため、
例えばパルスレベルを自動的に計測し、規格に合
うように半固定抵抗を機械が自動的に調整するシ
ステムを考える場合、前述したような従来のパル
スピークホールド回路では入力した最大のパルス
のピーク値を保持してしまうため、調整時に問題
があつた。
例えばパルスレベルを自動的に計測し、規格に合
うように半固定抵抗を機械が自動的に調整するシ
ステムを考える場合、前述したような従来のパル
スピークホールド回路では入力した最大のパルス
のピーク値を保持してしまうため、調整時に問題
があつた。
つまり、PGパルスのレベル（以下「PGレベ
ル」という）が規格値より大きい場合、半固定抵
抗をPGレベルが低くなる方向へ回転させてもピ
ークホールド電圧が下がらないため、PGレベル
調整が不能と判断してしまうことになる。
ル」という）が規格値より大きい場合、半固定抵
抗をPGレベルが低くなる方向へ回転させてもピ
ークホールド電圧が下がらないため、PGレベル
調整が不能と判断してしまうことになる。
そこで、PGレベルを調整する前に、PGレベル
調整用半固定抵抗をPGレベルが最小値になるよ
うに予めセツトしてから調整を行なう必要があつ
た。
調整用半固定抵抗をPGレベルが最小値になるよ
うに予めセツトしてから調整を行なう必要があつ
た。
この発明は、上記のような問題点を解決して、
入力パルスと同期した応答速度で各パルスのピー
ク値をホールドして出力できるパルスピークホー
ルド回路に提供し、上記のようにパルスレベルの
調整前に予め半固定抵抗をパルスレベルが最小値
となる位置にセツトしなくても、どの位置からで
も自由にパルスレベルの調整を行なえるようにす
ることを目的とする。
入力パルスと同期した応答速度で各パルスのピー
ク値をホールドして出力できるパルスピークホー
ルド回路に提供し、上記のようにパルスレベルの
調整前に予め半固定抵抗をパルスレベルが最小値
となる位置にセツトしなくても、どの位置からで
も自由にパルスレベルの調整を行なえるようにす
ることを目的とする。
そのため、この発明によるパルスピークホール
ド回路は、それぞれ入力パルスのピーク値をホー
ルドする一対のホールド回路と、パルスの入力を
検出する入力検出回路と、この入力検出回路によ
つてパルスの入力が検出される毎に上記一対のホ
ールド回路を交互にリセツトするリセツト回路
と、入力検出回路によつてパルスの入力が検出さ
れる毎に上記一対のホールド回路の出力を切換え
選択して、リセツト回路によつてリセツトされな
い方のホールド回路のホールド値を出力させる切
換回路とによつて構成したものである。
ド回路は、それぞれ入力パルスのピーク値をホー
ルドする一対のホールド回路と、パルスの入力を
検出する入力検出回路と、この入力検出回路によ
つてパルスの入力が検出される毎に上記一対のホ
ールド回路を交互にリセツトするリセツト回路
と、入力検出回路によつてパルスの入力が検出さ
れる毎に上記一対のホールド回路の出力を切換え
選択して、リセツト回路によつてリセツトされな
い方のホールド回路のホールド値を出力させる切
換回路とによつて構成したものである。
以下、この発明の実施例を図面に基づいて説明
する。
する。
第１図は、この発明の一実施例を示すパルスピ
ークホールド回路の回路図、第２図はその動作を
説明するためのタイミングチヤートを示す。
ークホールド回路の回路図、第２図はその動作を
説明するためのタイミングチヤートを示す。
第１図に示すパルスピークホールド回路は、入
力端子Inに入力するパルスのピーク値をそれぞれ
ホールドする一対のホールド回路１，２と、入力
パルスを検出する入力検出回路３と、この入力検
出回路３によつてパルスの入力が検出される毎に
一対のホールド回路１，２を交互にリセツトする
リセツト回路４と、入力検出回路３によつてパル
スの入力が検出される毎に一対のホールド回路
１，２の出力を切換え選択し、リセツトされない
方のホールド回路のホールド値を出力端子Outへ
出力させる切換回路５とによつて構成されてい
る。
力端子Inに入力するパルスのピーク値をそれぞれ
ホールドする一対のホールド回路１，２と、入力
パルスを検出する入力検出回路３と、この入力検
出回路３によつてパルスの入力が検出される毎に
一対のホールド回路１，２を交互にリセツトする
リセツト回路４と、入力検出回路３によつてパル
スの入力が検出される毎に一対のホールド回路
１，２の出力を切換え選択し、リセツトされない
方のホールド回路のホールド値を出力端子Outへ
出力させる切換回路５とによつて構成されてい
る。
ホールド回路１は、第３図に示した従来のホー
ルド回路と同様な回路であり、対応する部分に同
一符号を付してその説明を省略する。ホールド回
路２も全く同じ構成であり、オペアンプA3，A4
とダイオードD3，D4及びホールド回コンデンサ
（以下単に「コンデンサ」という）C2によつて構
成されている。
ルド回路と同様な回路であり、対応する部分に同
一符号を付してその説明を省略する。ホールド回
路２も全く同じ構成であり、オペアンプA3，A4
とダイオードD3，D4及びホールド回コンデンサ
（以下単に「コンデンサ」という）C2によつて構
成されている。
入力検出回路３は、電源電圧＋Ｖを分圧して比
較電圧Vrを作る抵抗R1，R2と、入力電圧をその
比較電圧Vrと比較するコンパレータCMPと、そ
の出力を微分する微分回路を形成するコンデンサ
C3及び抵抗R3と、負の微分パルスを吸収するた
めのダイオードD5と、微分パルスの立上りでト
リガされてその都度出力を反転するフリツプフロ
ツプFFと、その出力を反転するインバータINV
とによつて構成されている。
較電圧Vrを作る抵抗R1，R2と、入力電圧をその
比較電圧Vrと比較するコンパレータCMPと、そ
の出力を微分する微分回路を形成するコンデンサ
C3及び抵抗R3と、負の微分パルスを吸収するた
めのダイオードD5と、微分パルスの立上りでト
リガされてその都度出力を反転するフリツプフロ
ツプFFと、その出力を反転するインバータINV
とによつて構成されている。
リセツト回路４は、リセツトトランジスタ
TR1，TR2と、その各ベース回路及びコレクタ回
路に接続した抵抗R4〜R9によつて構成され、入
力検出回路３のフリツプフロツプFFの出力が
“Ｈ”の時はリセツトトランジスタTR1がONに
なつて、ホールド回路１のコンデンサC1に並列
に放電抵抗R6を接続して、そのホールド電圧を
リセツトさせ、インバータINVの出力が“Ｈ”
（フリツプフロツプFFの出力は“Ｌ”）の時はリ
セツトトランジスタTR2がONになつて、ホール
ド回路２のコンデンサC2に並列に放電抵抗R9を
接続して、そのホールド電圧をリセツトさせる。
TR1，TR2と、その各ベース回路及びコレクタ回
路に接続した抵抗R4〜R9によつて構成され、入
力検出回路３のフリツプフロツプFFの出力が
“Ｈ”の時はリセツトトランジスタTR1がONに
なつて、ホールド回路１のコンデンサC1に並列
に放電抵抗R6を接続して、そのホールド電圧を
リセツトさせ、インバータINVの出力が“Ｈ”
（フリツプフロツプFFの出力は“Ｌ”）の時はリ
セツトトランジスタTR2がONになつて、ホール
ド回路２のコンデンサC2に並列に放電抵抗R9を
接続して、そのホールド電圧をリセツトさせる。
切換回路５は、一対のホールド回路１，２のオ
ペアンプA2，A4の各出力側と出力端子Outとの
間に介挿した一対のアナログスイツチSW1，SW2
からなり、アナログスイツチSW1はインバータ
INVの出力をゲート信号とし、アナログスイツ
チSW2はフリツプFFの出力をゲート信号として、
そのゲート信号が“Ｈ”の時にON状態となる。
ペアンプA2，A4の各出力側と出力端子Outとの
間に介挿した一対のアナログスイツチSW1，SW2
からなり、アナログスイツチSW1はインバータ
INVの出力をゲート信号とし、アナログスイツ
チSW2はフリツプFFの出力をゲート信号として、
そのゲート信号が“Ｈ”の時にON状態となる。
次に、この実施例の作用を第２図も参照しなが
ら説明する。
ら説明する。
入力端子Inにパルスが入力すると、第１，第２
のホールド回路１，２はオペアンプA1，A3を通
してコンデンサC1，C2にそのピーク値を充電し
ようとする。
のホールド回路１，２はオペアンプA1，A3を通
してコンデンサC1，C2にそのピーク値を充電し
ようとする。
ところが、入力検出回路３のコンパレータ
CMPに比較電圧Vr以上のパルスが入力すると、
その間出力が“Ｌ”から“Ｈ”に反転し、それが
コンデンサC3と抵抗R3からなる微分回路で微分
されて発生するパルスの立上りでフリツプフロツ
プFFの出力を反転させ、リセツト回路４のリセ
ツトトランジスタ（以下単に「トランジスタ」と
いう）TR1及びTR2を交互に駆動する。
CMPに比較電圧Vr以上のパルスが入力すると、
その間出力が“Ｌ”から“Ｈ”に反転し、それが
コンデンサC3と抵抗R3からなる微分回路で微分
されて発生するパルスの立上りでフリツプフロツ
プFFの出力を反転させ、リセツト回路４のリセ
ツトトランジスタ（以下単に「トランジスタ」と
いう）TR1及びTR2を交互に駆動する。
したがつて、コンデンサC1，C2のどちらかは
抵抗R6又はR7を通して放電状態となつて充電さ
れない。
抵抗R6又はR7を通して放電状態となつて充電さ
れない。
この例では、最初のパルスの入力時にはトラン
ジスタTR1がONになつていて、コンデンサC1が
放電状態をなつているものとする。
ジスタTR1がONになつていて、コンデンサC1が
放電状態をなつているものとする。
そして、トランジスタTR1がONになつて第１
のホールド回路１にリセツトをかけている時は、
アナログスイツチSW2がON状態となり、トラン
ジスタTR2がONになつて第２のホールド回路２
にリセツトをかけている時は、アナログスイツチ
SW1がON状態となつている。
のホールド回路１にリセツトをかけている時は、
アナログスイツチSW2がON状態となり、トラン
ジスタTR2がONになつて第２のホールド回路２
にリセツトをかけている時は、アナログスイツチ
SW1がON状態となつている。
したがつて、第２図Ａに示すようなパルスが入
力端子Inに入力すると、最初のパルスでは同図Ｃ
に示すようにコンデンサC2が充電状態となつて
Ｂに示すようにコンデンサC1は放電し、この時
Ｅに示すようにアナログスイツチSW2がONとな
り、コンデンサC2のホールド値がＦに示す出力
端子Outの出力となる。
力端子Inに入力すると、最初のパルスでは同図Ｃ
に示すようにコンデンサC2が充電状態となつて
Ｂに示すようにコンデンサC1は放電し、この時
Ｅに示すようにアナログスイツチSW2がONとな
り、コンデンサC2のホールド値がＦに示す出力
端子Outの出力となる。
次のパルスが来ると、トランジスタTR2がON
になりTR1がOFFになるので、コンデンサC1が
パルスのピーク値まで充電される。この時アナロ
グスイツチSW1がONになるため、第２図Ｂに示
すコンデンサC1のホールド値が、Ｆに示す出力
となる。
になりTR1がOFFになるので、コンデンサC1が
パルスのピーク値まで充電される。この時アナロ
グスイツチSW1がONになるため、第２図Ｂに示
すコンデンサC1のホールド値が、Ｆに示す出力
となる。
このようにして、各入力パルスのピーク値を入
力パルスの周期と同じ応答速度で出力することが
できる。
力パルスの周期と同じ応答速度で出力することが
できる。
以上説明してきたように、この発明によるパル
スピークホールド回路は、入力パルスの周期と同
期した応答速度で各パルスのピーク値をホールド
した出力を得ることができる。
スピークホールド回路は、入力パルスの周期と同
期した応答速度で各パルスのピーク値をホールド
した出力を得ることができる。
したがつて、このパルスピークホールド回路
を、例えば前述したVTRのドラムPGパルス等の
パルスレベルの自動調整を行なう際のレベル検出
用に使用すれば、調整によるレベルの変化をどの
状態からでも正確に検出することができ、調整が
容易になる。
を、例えば前述したVTRのドラムPGパルス等の
パルスレベルの自動調整を行なう際のレベル検出
用に使用すれば、調整によるレベルの変化をどの
状態からでも正確に検出することができ、調整が
容易になる。
第１図はこの発明の一実施例を示すパルスピー
クホールド回路の回路図、第２図は同じくその作
用を説明するためのタイミングチヤート図、第３
図は従来のパルスピークホールド回路の代表例を
示す回路図、第４図は同じくその作用を説明する
ためのタイミングチヤート図である。 １，２…ホールド回路、３…入力検出回路、４
…リセツト回路、５…切換回路、C1，C2…ホー
ルドコンデンサ、CMP…コンパレータ、TR1，
TR2…リセツトトランジスタ、R6，R9…放電抵
抗、SW1，SW2…アナログスイツチ。
クホールド回路の回路図、第２図は同じくその作
用を説明するためのタイミングチヤート図、第３
図は従来のパルスピークホールド回路の代表例を
示す回路図、第４図は同じくその作用を説明する
ためのタイミングチヤート図である。 １，２…ホールド回路、３…入力検出回路、４
…リセツト回路、５…切換回路、C1，C2…ホー
ルドコンデンサ、CMP…コンパレータ、TR1，
TR2…リセツトトランジスタ、R6，R9…放電抵
抗、SW1，SW2…アナログスイツチ。
Claims (1)
- １ それぞれ入力パルスのピーク値をホールドす
る一対のホールド回路と、パルスの入力を検出す
る入力検出回路と、該入力検出回路によつてパル
スの入力が検出される毎に前記一対のホールド回
路を交互にリセツトするリセツト回路と、前記入
力検出回路によつてパルスの入力が検出される毎
に前記一対のホールド回路の出力を切換え選択し
て、前記リセツト回路によつてリセツトされない
方のホールド回路のホールド値を出力させる切換
回路とからなることを特徴とするパルスピークホ
ールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60119487A JPS61278979A (ja) | 1985-06-01 | 1985-06-01 | パルスピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60119487A JPS61278979A (ja) | 1985-06-01 | 1985-06-01 | パルスピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61278979A JPS61278979A (ja) | 1986-12-09 |
| JPH0210467B2 true JPH0210467B2 (ja) | 1990-03-08 |
Family
ID=14762485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60119487A Granted JPS61278979A (ja) | 1985-06-01 | 1985-06-01 | パルスピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278979A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5881572B2 (ja) * | 2012-09-24 | 2016-03-09 | ニチコン株式会社 | 車載充電器、制御システムおよびパイロット信号の電圧取得方法 |
-
1985
- 1985-06-01 JP JP60119487A patent/JPS61278979A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61278979A (ja) | 1986-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US5436583A (en) | Timing signal generating circuit | |
| US6104199A (en) | Magnetic-head short-circuit detector | |
| JPH0210467B2 (ja) | ||
| JPS6341838Y2 (ja) | ||
| JPS58111417A (ja) | 振幅制御装置 | |
| JPS5948407B2 (ja) | 回転位相検出回路 | |
| JPS6312582Y2 (ja) | ||
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP2557860B2 (ja) | サンプルホ−ルド回路 | |
| JPH045042Y2 (ja) | ||
| JPH0119471Y2 (ja) | ||
| JPH01141366A (ja) | ピーク検出回路 | |
| JPS582679U (ja) | 回転検出装置 | |
| JPH0335286Y2 (ja) | ||
| KR890001943B1 (ko) | 자기 메모리장치의 인덱스 버스트 적분기 | |
| JPS60217503A (ja) | 記録電流調整装置 | |
| JPS6148646B2 (ja) | ||
| JPH0216433Y2 (ja) | ||
| JPH0568154B2 (ja) | ||
| JP2786182B2 (ja) | 周期性パルス検出回路 | |
| JPS61167347A (ja) | ピ−ク検出回路 | |
| JPH05283994A (ja) | リセット回路 | |
| JPH0157529B2 (ja) | ||
| JPH0382343A (ja) | ２次電池の充電制御方法 |