JPH02105436A - 半導体ウェハー - Google Patents

半導体ウェハー

Info

Publication number
JPH02105436A
JPH02105436A JP25863088A JP25863088A JPH02105436A JP H02105436 A JPH02105436 A JP H02105436A JP 25863088 A JP25863088 A JP 25863088A JP 25863088 A JP25863088 A JP 25863088A JP H02105436 A JPH02105436 A JP H02105436A
Authority
JP
Japan
Prior art keywords
characteristic
semiconductor chip
checking
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25863088A
Other languages
English (en)
Inventor
Shigeru Ugajin
宇賀神 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25863088A priority Critical patent/JPH02105436A/ja
Publication of JPH02105436A publication Critical patent/JPH02105436A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置のウェハーに関し、特にそ
の半導体チップの有する個別素子の電気的特性試験用パ
ッドの構造に関する。
〔従来の技術〕
従来、半導体集積回路装置用のウェハーの電気的特性試
験を行うには、第4図に示すように、半導体チップl上
に作られたホンディング用パ・ンド3にプローブ・カー
ドの針を接触させて、半導体チップそれぞれが有してい
る回路の電気的特性のみを測定するのが一般的である。
〔発明が解決しようとする課題〕
しかし、上述した従来の電気的特性の測定方法では、半
導体チップの1fff度が増加するに従い、その電気回
路を構成しているトランジスタ、ダイオード、抵抗等の
個別素子レベルに対する特性測定が段々と不可能となり
、単に電気回路の機能試験程度しか測定ができなくなり
つつある。
本発明の目的は、上記の事情に鑑み、高集積化された半
導体チップにおける個別素子の電気的特性を簡易に測定
し得る半導体ウェハーを提供することである。
〔課題を解決するための手段〕
本発明によれば、半導体ウェハーは、半導体チップの電
気回路を構成するトランジスタ、ダイオード、抵抗等の
個別素子の特性を電気回路の特性測定とは独立に外部か
ら測定し得る特性チェック専用素子および電極パッドを
備えることを含んで構成される。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図は本発明の半導体ウェハーの一実施例を示す半導
体チップの平面図である。本実施例によれは、半導体ウ
ェハー上に形成される半導体チップ1のそれぞれは、ト
ランジスタ、ダイオード抵抗等の各個別素子の電気的特
性の測定がプローブ・カード探針の接触で可能となるよ
うに、ウェハー1上に特別に設けちれた、特性チェック
素子用電極用パッド2と、半導体チップのボンディング
用パッド3と、特性チェック専用のトランジスタ4と、
ダイオード5および抵抗6とを含む。ここで、トランジ
スタ4、ダイト−第5、抵抗6等の特性チェック専用累
子を個別に測定する特性チェック素子用電極パッド2は
、その半導体チップか本来必要とするボンディング用パ
ッド3とは別に、チップ]−ヒの空きスペース上に配置
される。
第2図および第3図はそれぞれ本発明の他の実施例を示
す半導体ウェハーおよびその特性チェック用半導体チッ
プの各平面図である。ここで、7はウェハー8の数ケ所
に形成されたそれぞれトランジスタ、ダイオード、抵抗
等の特性チェック専用素子4,5.6およびこの特性チ
ェック素子用電極パッド2を備えた半導体チップである
。この半導体チップ7は、特性チェック専用の各素子か
らボンディング・パッド塩の配線を形成し、ウェハー段
階において特性試験がプローブ・カードによってできる
ようにしたチップである。本実施例は、チップ・サイズ
の点からチップそれぞれにトランジスタ、ダイオード、
抵抗等容素子の特性チェック専用の電極パッドを配置す
るスペースがない場合に有効である。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、半導体チ
ップ内に、その半導体チップが本来必要とするポンディ
ングパッドとは別に、トランジスタ、ダイオード、抵抗
等の個別素子そのものの電気的特性が測定可能となる様
にウェハーの電気的特性測定時に使用されるプローブカ
ードの探針が接触できる電極パッドを備えているので、
半導体チップの本来有している回路測定とは別に、半導
体チップの出来上り具合を個別素子の特性測定結果から
推測することが可能となり、より精度の高い特性iM別
をなしうる効果を有する。
・・半導体ウェハー

Claims (1)

    【特許請求の範囲】
  1. 半導体チップの電気回路を構成するトランジスタ、ダイ
    オード、抵抗等の個別素子の特性を、電気回路の特性測
    定とは独立に外部から測定し得る特性チェック専用素子
    および電極パッドを備えることを特徴とする半導体ウェ
    ハー。
JP25863088A 1988-10-13 1988-10-13 半導体ウェハー Pending JPH02105436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25863088A JPH02105436A (ja) 1988-10-13 1988-10-13 半導体ウェハー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25863088A JPH02105436A (ja) 1988-10-13 1988-10-13 半導体ウェハー

Publications (1)

Publication Number Publication Date
JPH02105436A true JPH02105436A (ja) 1990-04-18

Family

ID=17322944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25863088A Pending JPH02105436A (ja) 1988-10-13 1988-10-13 半導体ウェハー

Country Status (1)

Country Link
JP (1) JPH02105436A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876119B2 (en) 2005-11-04 2011-01-25 Mitsubishi Denki Kabushiki Kaisha Method of inspecting semiconductor device chip patterns on a wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876119B2 (en) 2005-11-04 2011-01-25 Mitsubishi Denki Kabushiki Kaisha Method of inspecting semiconductor device chip patterns on a wafer

Similar Documents

Publication Publication Date Title
KR890012370A (ko) 반도체 장치
JPH0245339B2 (ja)
US12287364B2 (en) Test system and test device
CN116338419A (zh) 用于测量电路裸片的模拟感测点
JP2952641B2 (ja) 集積回路装置の試験装置およびその試験方法
JP2975795B2 (ja) プロ−ブカ−ドを用いた半導体素子の特性測定方法
JP3093216B2 (ja) 半導体装置及びその検査方法
KR970007970B1 (ko) 온-칩 피크전류 측정방법
JPH0666372B2 (ja) 集積回路
JPS6231148A (ja) 半導体装置
KR0144830B1 (ko) 반도체 회로 시험지그 온도 측정장치
JP2926759B2 (ja) 半導体集積回路測定治具
JPH03185744A (ja) 半導体素子
KR19980015442A (ko) 반도체칩의 리드 오픈 검사 장치
JPH0564856B2 (ja)
JPS63147311A (ja) 半導体装置
JPH02181947A (ja) 半導体装置
JPH0425025A (ja) 半導体装置
JPH04324951A (ja) 半導体装置
JPH03203365A (ja) 半導体集積回路
JPH0128506B2 (ja)
JPS6376414A (ja) 半導体集積回路装置
JPH05160216A (ja) 半導体回路装置
KR100290440B1 (ko) 프로브 카드의 가변 소자 장착 구조
JPH0724277B2 (ja) 半導体装置