JPH0210577B2 - - Google Patents
Info
- Publication number
- JPH0210577B2 JPH0210577B2 JP57029155A JP2915582A JPH0210577B2 JP H0210577 B2 JPH0210577 B2 JP H0210577B2 JP 57029155 A JP57029155 A JP 57029155A JP 2915582 A JP2915582 A JP 2915582A JP H0210577 B2 JPH0210577 B2 JP H0210577B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon nitride
- region
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、特にコンタクト領域で層間絶縁体
膜を包囲し、信頼性をより向上させるように改良
した半導体装置の製造方法に関する。
膜を包囲し、信頼性をより向上させるように改良
した半導体装置の製造方法に関する。
高集積化されるIC、LSI等の半導体装置にあつ
ては、その高信頼性がよりはげしく要求されるよ
うになつてきている。このような半導体装置にあ
つては、素子領域を有する半導体基板上に、層間
絶縁体膜として、高濃度PSG(Phospho Silicate
Glass=リン硅酸ガラスを主成分とする絶縁物)
を用い、この高濃度PSG膜等をリフローして、
素子表面部を平滑化している。すなわち、配線金
属層の下地段差部での凹凸による配線金属層の断
線を防止するようにしている。
ては、その高信頼性がよりはげしく要求されるよ
うになつてきている。このような半導体装置にあ
つては、素子領域を有する半導体基板上に、層間
絶縁体膜として、高濃度PSG(Phospho Silicate
Glass=リン硅酸ガラスを主成分とする絶縁物)
を用い、この高濃度PSG膜等をリフローして、
素子表面部を平滑化している。すなわち、配線金
属層の下地段差部での凹凸による配線金属層の断
線を防止するようにしている。
しかし、このような層間絶縁体膜は、高濃度の
リンを含むPSG膜で構成されるものであるため、
このPSG膜が吸湿した場合、高温、高湿の状態
でリンが溶け出して、その上部の配線金属層、例
えばアルミニウム配線層に腐食が生じ、これによ
り断線事故が発生することがある。また、吸湿時
にはPSG膜部で分極が起こり、例えば寄生フイ
ルドMOSを構成する場合に不安定要素となる場
合もある。さらに一例として、半導体装置として
C−MOSを構成する場合、この製造プロセスに
おいて層間絶縁体膜として用いるPSG膜のリフ
ローを行なう場合、コンタクトホール部分でPチ
ヤンネルMOSトランジスタのソース・ドレイン
領域のP型部分に、PSG膜からリンが拡散され
る状態となり、MOSトランジスタの特性がそこ
なわれてしまうような問題も存在する。
リンを含むPSG膜で構成されるものであるため、
このPSG膜が吸湿した場合、高温、高湿の状態
でリンが溶け出して、その上部の配線金属層、例
えばアルミニウム配線層に腐食が生じ、これによ
り断線事故が発生することがある。また、吸湿時
にはPSG膜部で分極が起こり、例えば寄生フイ
ルドMOSを構成する場合に不安定要素となる場
合もある。さらに一例として、半導体装置として
C−MOSを構成する場合、この製造プロセスに
おいて層間絶縁体膜として用いるPSG膜のリフ
ローを行なう場合、コンタクトホール部分でPチ
ヤンネルMOSトランジスタのソース・ドレイン
領域のP型部分に、PSG膜からリンが拡散され
る状態となり、MOSトランジスタの特性がそこ
なわれてしまうような問題も存在する。
この発明は、上記のような点に鑑みなされたも
ので、層間絶縁体膜を高濃度のリン等を含んだ絶
縁物で構成した場合でも、吸湿してリンが溶け出
して発生するような事故を防止し、またリンの拡
散されるような状態も生じないようにして、高密
度化のもとにさらに高信頼性が確実に得られるよ
うにするIC、LSI等の半導体装置の製造方法を提
供しようとするものである。
ので、層間絶縁体膜を高濃度のリン等を含んだ絶
縁物で構成した場合でも、吸湿してリンが溶け出
して発生するような事故を防止し、またリンの拡
散されるような状態も生じないようにして、高密
度化のもとにさらに高信頼性が確実に得られるよ
うにするIC、LSI等の半導体装置の製造方法を提
供しようとするものである。
すなわち、この発明に係る半導体の製造装置に
あつては、半導体基板の素子領域に対応した表面
に、コンタクト領域を除くようにして選択酸化膜
を形成するもので、その上にリンガラスを主成分
とする層間絶縁体膜を形成し、この層間絶縁体膜
に対して上記コンタクト領域に対応し且つ上記選
択酸化膜に至るように第1のコンタクトホールを
開口を形成する。そして、この層間絶縁体膜上に
さらに上記第1のコンタクトホールの内部に及ぶ
ようにして絶縁膜を形成し、この絶縁膜に第2の
コンタクトホールを形成するもので、この第1お
よび第2のコンタクトホールの形成された部分に
金属配線層を形成するようにしているものであ
る。
あつては、半導体基板の素子領域に対応した表面
に、コンタクト領域を除くようにして選択酸化膜
を形成するもので、その上にリンガラスを主成分
とする層間絶縁体膜を形成し、この層間絶縁体膜
に対して上記コンタクト領域に対応し且つ上記選
択酸化膜に至るように第1のコンタクトホールを
開口を形成する。そして、この層間絶縁体膜上に
さらに上記第1のコンタクトホールの内部に及ぶ
ようにして絶縁膜を形成し、この絶縁膜に第2の
コンタクトホールを形成するもので、この第1お
よび第2のコンタクトホールの形成された部分に
金属配線層を形成するようにしているものであ
る。
したがつて、上記のようにして製造された半導
体装置にあつては、層間絶縁体膜が選択酸化膜お
よび絶縁膜により、特にコンタクトホール部分に
おいて包囲されるようになり、層間絶縁体層に含
まれるリンの溶出、拡散等が防止される。また、
層間絶縁体膜の下地として選択酸化膜が存在する
ものであるため、層間絶縁膜のリフロー時に基板
に対する影響が無くなるようになり、例えば高濃
度のPSG膜を用いた場合、あるいはスチーム中
でリフローを行うような場合でも、基板に対する
影響が効果的に防止されるものである。
体装置にあつては、層間絶縁体膜が選択酸化膜お
よび絶縁膜により、特にコンタクトホール部分に
おいて包囲されるようになり、層間絶縁体層に含
まれるリンの溶出、拡散等が防止される。また、
層間絶縁体膜の下地として選択酸化膜が存在する
ものであるため、層間絶縁膜のリフロー時に基板
に対する影響が無くなるようになり、例えば高濃
度のPSG膜を用いた場合、あるいはスチーム中
でリフローを行うような場合でも、基板に対する
影響が効果的に防止されるものである。
以下、図面を参照してこの発明の一実施例に係
る半導体装置の製造方法を順次説明する。まず、
半導体基板として第1図に示すようにP型1〜10
Ω・cm〔100〕結晶面を有する単結晶シリコン基
板11を用い、この基板11の表面には、200〜
1000Åの熱酸化膜12を形成し、さらにこの熱酸
化膜12上に窒化シリコン(Si3N4)膜13を形
成する。そして、第2図に示すように、例えば
MOSトランジスタ等となるべき活性領域14を
残して、上記窒化シリコン膜13を部分的に除去
する。この窒化シリコン膜13の部分的除去手段
としては、このシリコン膜13上にフオトレジス
トによるマスクを形成し、CF4−O2ガス系のプラ
ズマエツチングにより、フオトレジストによりマ
スクされない部分の窒化シリコン膜を除去して第
2図に示すような状態とする。
る半導体装置の製造方法を順次説明する。まず、
半導体基板として第1図に示すようにP型1〜10
Ω・cm〔100〕結晶面を有する単結晶シリコン基
板11を用い、この基板11の表面には、200〜
1000Åの熱酸化膜12を形成し、さらにこの熱酸
化膜12上に窒化シリコン(Si3N4)膜13を形
成する。そして、第2図に示すように、例えば
MOSトランジスタ等となるべき活性領域14を
残して、上記窒化シリコン膜13を部分的に除去
する。この窒化シリコン膜13の部分的除去手段
としては、このシリコン膜13上にフオトレジス
トによるマスクを形成し、CF4−O2ガス系のプラ
ズマエツチングにより、フオトレジストによりマ
スクされない部分の窒化シリコン膜を除去して第
2図に示すような状態とする。
この第2図に示すようにパターン化された窒化
シリコン膜13は、シリコン基板11の熱酸化に
対して、耐酸化性マスクとして作用するもので、
この耐酸化性マスクを利用して、いわゆる選択酸
化法によつて第3図に示すように活性領域14を
除く部分にフイールド領域15を形成する。そし
て、このフイールド領域15を形成した後に、第
4図に示すように窒化シリコン膜13および熱酸
化膜12を除去する。ここで、フイールド領域1
5は、0.7〜1.2μ程度であれば充分である。
シリコン膜13は、シリコン基板11の熱酸化に
対して、耐酸化性マスクとして作用するもので、
この耐酸化性マスクを利用して、いわゆる選択酸
化法によつて第3図に示すように活性領域14を
除く部分にフイールド領域15を形成する。そし
て、このフイールド領域15を形成した後に、第
4図に示すように窒化シリコン膜13および熱酸
化膜12を除去する。ここで、フイールド領域1
5は、0.7〜1.2μ程度であれば充分である。
なお、上記フイールド領域15を形成する選択
酸化に先立ち、フオトレジストをマスクとしてシ
シリコン基板11の活性領域14以外の部分に、
イオン打込み法でボロンを打込み、寄生フイール
ドMOSトランジスタの反転防止のためにP型チ
ヤネルストツパ16を形成する。
酸化に先立ち、フオトレジストをマスクとしてシ
シリコン基板11の活性領域14以外の部分に、
イオン打込み法でボロンを打込み、寄生フイール
ドMOSトランジスタの反転防止のためにP型チ
ヤネルストツパ16を形成する。
次に上記シリコン基板11のフイールド領域1
5で形成される開口内、すなわち活性領域14部
分に、熱酸化処理によつてゲート酸化膜として
500〜1000Åの二酸化シリコン膜17を、第5図
に示すように形成する。このように活性領域14
に二酸化シリコン膜17を形成した後、フイール
ド領域15を含むシリコン基板11の全面に、リ
ンまたはヒ素を高濃度にドープした多結晶シリコ
ン、または高融点金属であるタングステン(W)、
モリブデン(Mo)またはそれらのシリサイド等
を全面にわたり0.3〜0.4μの厚さで析出させる。
以下この例では説明の便宜上多結晶シリコンを代
表として説明する。
5で形成される開口内、すなわち活性領域14部
分に、熱酸化処理によつてゲート酸化膜として
500〜1000Åの二酸化シリコン膜17を、第5図
に示すように形成する。このように活性領域14
に二酸化シリコン膜17を形成した後、フイール
ド領域15を含むシリコン基板11の全面に、リ
ンまたはヒ素を高濃度にドープした多結晶シリコ
ン、または高融点金属であるタングステン(W)、
モリブデン(Mo)またはそれらのシリサイド等
を全面にわたり0.3〜0.4μの厚さで析出させる。
以下この例では説明の便宜上多結晶シリコンを代
表として説明する。
次に、上記のように全面に形成された多結晶シ
リコン膜のMOSトランジスタのゲート部分、ま
たは配線層となるべき部分をフオトレジストによ
つて選択的にマスクし、例えばCF4+O2系ガスの
プラズマエツチングによつて、第5図のように多
結晶シリコン18を残存させる。そして、このパ
ターンを形成した多結晶シリコン18の表面に熱
酸化によつて500〜1000Åの二酸化シリコン膜1
9を形成した。引き続き、イオン打込みによつて
活性領域14の多結晶シリコン18のパターン部
を除く部分に、リンまたはヒ素を打込み、ソー
ス、ドレイン領域20を形成する。この場合、上
記実施例ではイオン打込みでソース、ドレインを
形成すべき領域の表面には、500〜1000Åのゲー
ト酸化膜として形成した二酸化シリコン膜17を
残した状態でイオン打込みを行なうように説明し
たが、これはソース、ドレインを形成する領域の
基板11表面を露出して行なうようにしてもよい
ことはもちろんである。また、パターン化された
多結晶シリコン18の表面に二酸化シリコン膜1
9を形成せずに行なつてもよい。
リコン膜のMOSトランジスタのゲート部分、ま
たは配線層となるべき部分をフオトレジストによ
つて選択的にマスクし、例えばCF4+O2系ガスの
プラズマエツチングによつて、第5図のように多
結晶シリコン18を残存させる。そして、このパ
ターンを形成した多結晶シリコン18の表面に熱
酸化によつて500〜1000Åの二酸化シリコン膜1
9を形成した。引き続き、イオン打込みによつて
活性領域14の多結晶シリコン18のパターン部
を除く部分に、リンまたはヒ素を打込み、ソー
ス、ドレイン領域20を形成する。この場合、上
記実施例ではイオン打込みでソース、ドレインを
形成すべき領域の表面には、500〜1000Åのゲー
ト酸化膜として形成した二酸化シリコン膜17を
残した状態でイオン打込みを行なうように説明し
たが、これはソース、ドレインを形成する領域の
基板11表面を露出して行なうようにしてもよい
ことはもちろんである。また、パターン化された
多結晶シリコン18の表面に二酸化シリコン膜1
9を形成せずに行なつてもよい。
次に、上記のように形成されたシリコン基板1
1の全面に対して、窒化シリコン膜を500〜1000
Åで析出形成し、前述したと同様にフオトレジス
トによるマスクを用いプラズマエツチングによつ
て、第6図に示すように例えばソース、ドレイン
となる部分、さらにゲートとなる多結晶シリコン
18部に対応してパターン化した窒化シリコン膜
21を形成する。
1の全面に対して、窒化シリコン膜を500〜1000
Åで析出形成し、前述したと同様にフオトレジス
トによるマスクを用いプラズマエツチングによつ
て、第6図に示すように例えばソース、ドレイン
となる部分、さらにゲートとなる多結晶シリコン
18部に対応してパターン化した窒化シリコン膜
21を形成する。
このように窒化シリコン膜21を形成した後、
800〜1000℃程度の比較的低い温度のスチーム中
で、多結晶シリコン18およびソース、ドレイン
領域20等を酸化して、第7図に示すように2000
〜5000Åの部分的に厚い選択酸化膜領域22を形
成する。
800〜1000℃程度の比較的低い温度のスチーム中
で、多結晶シリコン18およびソース、ドレイン
領域20等を酸化して、第7図に示すように2000
〜5000Åの部分的に厚い選択酸化膜領域22を形
成する。
次いで、8〜12重量パーセント程度のリンを含
んだCVDSiO2膜(以下PSG膜と称する)を全面
に1μm程度の厚さで形成し、このPSG膜によつ
て層間絶縁体膜23を構成させる。そして、一般
的なフオトリンおよびHF水溶液系のエツチング
液で、前記窒化シリコン膜21に対応するコンタ
クト領域部に、選択酸化膜領域22に至る第1の
コンタクトホール24を形成する。
んだCVDSiO2膜(以下PSG膜と称する)を全面
に1μm程度の厚さで形成し、このPSG膜によつ
て層間絶縁体膜23を構成させる。そして、一般
的なフオトリンおよびHF水溶液系のエツチング
液で、前記窒化シリコン膜21に対応するコンタ
クト領域部に、選択酸化膜領域22に至る第1の
コンタクトホール24を形成する。
このように第1のコンタクトホール24を有す
る層間絶縁体膜23を形成した後、、窒素または
スチーム中で1000℃前後で熱処理を行ない、層間
絶縁体膜23を構成するPSG膜の軟化流動(い
わゆるPSGリフロー)によつて、特に第1のコ
ンタクトホール24の鋭角部をゆるやかにする。
そして、第8図に示すように例えば窒化シリコン
膜または二酸化シリコン膜、さらには2〜7重量
パーセント程度のリンを含んだ低濃度PSG膜等
を全面に析出形成して、絶縁膜25を形成する。
この実施例では、特に窒化シリコン膜を析出して
絶縁膜25を形成する場合を代表して説明する。
る層間絶縁体膜23を形成した後、、窒素または
スチーム中で1000℃前後で熱処理を行ない、層間
絶縁体膜23を構成するPSG膜の軟化流動(い
わゆるPSGリフロー)によつて、特に第1のコ
ンタクトホール24の鋭角部をゆるやかにする。
そして、第8図に示すように例えば窒化シリコン
膜または二酸化シリコン膜、さらには2〜7重量
パーセント程度のリンを含んだ低濃度PSG膜等
を全面に析出形成して、絶縁膜25を形成する。
この実施例では、特に窒化シリコン膜を析出して
絶縁膜25を形成する場合を代表して説明する。
すなわち、上記のように全面に絶縁膜25を形
成する状態となると、図からも明らかなように、
第1のコンタクトホール24部に対応して、窒化
シリコン膜21と、絶縁膜25を構成する窒化シ
リコン膜とが接合する状態となり、層間絶縁体膜
23は、この両者によつて包囲される状態とな
る。
成する状態となると、図からも明らかなように、
第1のコンタクトホール24部に対応して、窒化
シリコン膜21と、絶縁膜25を構成する窒化シ
リコン膜とが接合する状態となり、層間絶縁体膜
23は、この両者によつて包囲される状態とな
る。
第9図は説明の便のために、第8図におけるコ
ンタクトホール24部を拡大して示したもので、
このコンタクトホール24より小さな第2のコン
タクトホール26を形成するように窒化シリコン
膜21と共に絶縁膜25をエツチング等で除去す
る。すなわち、窒化シリコン膜21および絶縁膜
25を、レジストをマスクとしてコンタクトホー
ル26に対応して二酸化シリコン膜17,19の
表面があらわれるまでエツチングし、さらにこの
二酸化シリコン膜17,19を、例えばフツ酸系
のエツチング液でエツチングし、基板11および
多結晶シリコン18の表面を露出させるようにす
る。したがつて、層間絶縁体23は、選択酸化膜
22と絶縁膜25で囲まれ、上記コンタクトホー
ル26部にはあらわれない状態となる。
ンタクトホール24部を拡大して示したもので、
このコンタクトホール24より小さな第2のコン
タクトホール26を形成するように窒化シリコン
膜21と共に絶縁膜25をエツチング等で除去す
る。すなわち、窒化シリコン膜21および絶縁膜
25を、レジストをマスクとしてコンタクトホー
ル26に対応して二酸化シリコン膜17,19の
表面があらわれるまでエツチングし、さらにこの
二酸化シリコン膜17,19を、例えばフツ酸系
のエツチング液でエツチングし、基板11および
多結晶シリコン18の表面を露出させるようにす
る。したがつて、層間絶縁体23は、選択酸化膜
22と絶縁膜25で囲まれ、上記コンタクトホー
ル26部にはあらわれない状態となる。
尚、上記例では二酸化シリコン膜17,19を
形成したが、これは特に形成せずに行なうことも
できる。
形成したが、これは特に形成せずに行なうことも
できる。
そして、第10図に示すように約1%シリコン
を含んだアルミニウム層をスパツタリングデポジ
シヨン法で析出して配線金属層27とし、引き続
き全面にプラズマデポジシヨン法によつて、いわ
ゆるプラズマナイトライド層28(窒化シリコン
膜)を形成するものである。
を含んだアルミニウム層をスパツタリングデポジ
シヨン法で析出して配線金属層27とし、引き続
き全面にプラズマデポジシヨン法によつて、いわ
ゆるプラズマナイトライド層28(窒化シリコン
膜)を形成するものである。
すなわち、上記のように構成される半導体装置
によれば、基板11の表面全体にわたつて層間絶
縁膜23として用いたPSG膜が窒化シリコンで
なる絶縁膜25と選択酸化膜22とによつて包囲
されることによつて、高温高湿状態下においてリ
ンが溶け出し、配線金属層27が腐食されるよう
な事故は確実に防止できる。また、この層間絶縁
膜23の下部には厚い二酸化シリコンによる選択
酸化膜22が存在するため、層間絶縁膜23の
PSG膜リフロー時に、基板11に対する影響は
なくなるものであり、高濃度のPSG膜を用いた
場合、またはスチーム中でリフローを行なつた場
合でも、上記のように半導体基板11への影響は
防止される。その結果、リフロー温度を低くする
ことが可能となり、ソース、ドレインとしての拡
散層の再分布がおさえられ、特に短チヤンネル
化、微細化を進める上で非常に優れたものとな
り、信頼性の高い高集積化の可能な半導体装置と
することができる。
によれば、基板11の表面全体にわたつて層間絶
縁膜23として用いたPSG膜が窒化シリコンで
なる絶縁膜25と選択酸化膜22とによつて包囲
されることによつて、高温高湿状態下においてリ
ンが溶け出し、配線金属層27が腐食されるよう
な事故は確実に防止できる。また、この層間絶縁
膜23の下部には厚い二酸化シリコンによる選択
酸化膜22が存在するため、層間絶縁膜23の
PSG膜リフロー時に、基板11に対する影響は
なくなるものであり、高濃度のPSG膜を用いた
場合、またはスチーム中でリフローを行なつた場
合でも、上記のように半導体基板11への影響は
防止される。その結果、リフロー温度を低くする
ことが可能となり、ソース、ドレインとしての拡
散層の再分布がおさえられ、特に短チヤンネル
化、微細化を進める上で非常に優れたものとな
り、信頼性の高い高集積化の可能な半導体装置と
することができる。
尚、上記実施例はN−MOS IC、LSIに対応し
て説明したが、この発明はこれに限らず、P−
MOS、C−MOSあるいはバイボーラIC等に応用
することができることはもちろんである。また、
この実施例では窒化シリコンによる絶縁膜と選択
酸化膜と包囲された層間絶縁膜としてのPSG膜
は一層で示したが、これは多層構造であつてもよ
い。
て説明したが、この発明はこれに限らず、P−
MOS、C−MOSあるいはバイボーラIC等に応用
することができることはもちろんである。また、
この実施例では窒化シリコンによる絶縁膜と選択
酸化膜と包囲された層間絶縁膜としてのPSG膜
は一層で示したが、これは多層構造であつてもよ
い。
以上のようにこの発明によれば、配線金属層が
半導体装置と接続するコンタクトホール部におい
て、高濃度のリンを含んだPSG膜でなる層間絶
縁膜層が包囲されているものであり、高温高湿時
におけるリンの溶け出しはおこらない。このた
め、上面はもちろんコンタクトホール部での配線
の腐食、断線等の事故の発生が確実に防止でき、
信頼性の高いものとすることができる。また上記
層間絶縁膜の下地として二酸化シリコンによる選
択酸化膜が存在するものであるため、PSG膜の
リフロー時にリンの溶出、拡散が阻止されるもの
であり、信頼性の高い高集積化の可能とされる半
導体装置の製造方法が得られるようになる。
半導体装置と接続するコンタクトホール部におい
て、高濃度のリンを含んだPSG膜でなる層間絶
縁膜層が包囲されているものであり、高温高湿時
におけるリンの溶け出しはおこらない。このた
め、上面はもちろんコンタクトホール部での配線
の腐食、断線等の事故の発生が確実に防止でき、
信頼性の高いものとすることができる。また上記
層間絶縁膜の下地として二酸化シリコンによる選
択酸化膜が存在するものであるため、PSG膜の
リフロー時にリンの溶出、拡散が阻止されるもの
であり、信頼性の高い高集積化の可能とされる半
導体装置の製造方法が得られるようになる。
第1図乃至第10図はこの発明の一実施例に係
る半導体装置の製造過程を順次説明するための断
面構成図である。 11…半導体基板、14…素子領域、15…フ
イールド領域、17,19…二酸化シリコン膜、
18…多結晶シリコン、20…ソース、ドレイン
領域、21…窒化シリコン膜、22…選択酸化膜
領域、23…層間絶縁体膜(PSG膜)、25…絶
縁膜、27…配線金属層。
る半導体装置の製造過程を順次説明するための断
面構成図である。 11…半導体基板、14…素子領域、15…フ
イールド領域、17,19…二酸化シリコン膜、
18…多結晶シリコン、20…ソース、ドレイン
領域、21…窒化シリコン膜、22…選択酸化膜
領域、23…層間絶縁体膜(PSG膜)、25…絶
縁膜、27…配線金属層。
Claims (1)
- 【特許請求の範囲】 1 半導体基板表面のコンタクト部分の領域を含
む素子領域に、第1の窒化シリコン膜を形成する
第1の工程と、 上記第1の窒化シリコン膜をマスクとして選択
酸化を行い、上記素子領域部分に対応する領域を
除く領域に第1の選択酸化膜を形成する第2の工
程と、 上記コンタクト部分の領域に、部分的に第2の
窒化シリコン膜を形成する第3の工程と、 上記第2の窒化シリコン膜をマスクとして選択
酸化を行い、上記コンタクト部分の領域の、上記
第2の窒化シリコン膜の外周部を含むその周囲の
領域に、上記第1の選択酸化膜よりもその膜厚が
薄い第2の選択酸化膜を形成する第4の工程と、 上記第1および第2の選択酸化膜領域を含む上
記半導体基板上に、リンガラスを主成分とする層
間絶縁体膜を形成する第5の工程と、 この工程で形成された層間絶縁膜に、上記コン
タクト領域に対応して上記第2の選択酸化膜に至
る第1のコンタクトホールを開口形成する第6の
工程と、 上記第1のコンタクトホール部を含む上記層間
絶縁体膜を熱処理してリフローすると共に、この
層間絶縁体膜上にさらに絶縁膜を形成する第7の
工程と、 この工程で形成された上記絶縁膜に、上記第1
のコンタクトホール内部で上記第2の選択酸化膜
に至る第2のコンタクトホールを開口形成すると
共に、上記第2の窒化シリコン膜を除去する第8
の工程と、 上記第1および第2のコンタクトホール部分に
金属配線層を形成する第9の工程とを具備し、 上記層間絶縁体膜に形成される第1のコンタク
トホールの内周部は、上記第2の選択酸化膜およ
び絶縁膜により包囲されるようにしたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915582A JPS58147046A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915582A JPS58147046A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147046A JPS58147046A (ja) | 1983-09-01 |
| JPH0210577B2 true JPH0210577B2 (ja) | 1990-03-08 |
Family
ID=12268369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2915582A Granted JPS58147046A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147046A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131484A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor device |
| JPS5492175A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5638842A (en) * | 1979-09-07 | 1981-04-14 | Nec Corp | Manufacture of semiconductor device |
-
1982
- 1982-02-25 JP JP2915582A patent/JPS58147046A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147046A (ja) | 1983-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59159544A (ja) | 半導体装置およびその製造方法 | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPH0210577B2 (ja) | ||
| KR0166027B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JPS5850755A (ja) | 半導体装置 | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS6355942A (ja) | 半導体装置 | |
| JPS596559A (ja) | 偏平チューブとコルゲートフィンの組付方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JPH02202054A (ja) | 半導体装置及びその製造方法 | |
| JPH01173755A (ja) | 半導体装置の製造方法 | |
| JPH05868B2 (ja) | ||
| JPH0810681B2 (ja) | 半導体装置の製造方法 | |
| JPS61251041A (ja) | 半導体装置 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS6311783B2 (ja) | ||
| JPS63304630A (ja) | 半導体装置の製造方法 | |
| JPS59126628A (ja) | 半導体装置の製造方法 |